| 主权项 |
1.一种使用一计算机系统之周边元件互连(PCI)电源管理(PM)机制之快速周边元件互连(PCI Express)电源管理方法,该计算机系统具有一PCI电源管理事件(PME)控制器与一PCI Express根复合体(Root Complex),该方法包含有:将该PCI Express根复合体所产生之复数个PM_PME封包转换为一虚拟PME讯号(Pseudo-PME signal),其中该复数个PM_PME封包中之一第一PM_PME封包系驱动(asserting)该虚拟PME讯号,以使得该虚拟PME讯号之电压由一第一位准转变为一第二位准;提供一虚拟PME线(Pseudo-PME lirle),分别电连接于该PCIPME控制器之PME输入端与该PCI Express根复合体,用来将该虚拟PME讯号传输至该PCI PME控制器,其中该PME输入端系透过该计算机系统之PCI滙流排接收PCI相容装置所产生之PME讯号;以及反驱动(de-asserting)该虚拟PME讯号,以使得该虚拟PME讯号之电压由该第二位准转变为该第一位准,其中该虚拟PME讯号之反驱动(de-assertion)系以一预定时间间隔紧接于该虚拟PME讯号之驱动(assertion);其中该虚拟PME讯号之电压之第一位准与第二位准系与PCI规格相容。2.如申请专利范围第1项所述之方法,其中该PCI PME控制器系位于该计算机系统之晶片组(chipset)。3.如申请专利范围第1项所述之方法,该方法另包含有提供一序列电路(sequential circuit),以将该复数个PM_PME封包转换为该虚拟PME讯号。4.如申请专利范围第3项所述之方法,其中该序列电路系为一锁存器(lateh)或一触发器(flip-flop)。5.如申请专利范围第1项所述之方法,该方法另包含有提供一计时器,以控制驱动(asserting)与反驱动(de-asserting)该虚拟PME讯号之时间间隔。6.如申请专利范围第1项所述之方法,该方法另包含有将该复数个PM_PME封包之一PM_PME封包之一脉冲(pulse)转换为一较低频脉冲,以控制驱动(asserting)与反驱动(de-asserting)该虚拟PME讯号之时间间隔。7.如申请专利范围第6项所述之方法,该方法另包含有提供一同步器(synchronizer),以将该复数个PM_PME封包之该PM_PME封包之该脉冲转换为该较低频脉冲。8.如申请专利范围第6项所述之方法,其中该较低频脉冲系为一低态主动(active-low)脉冲,并且于该计算机系统中用来作为该虚拟PME讯号。9.如申请专利范围第1项所述之方法,其中该PCI PME控制器具有一事件暂存器,当该虚拟PME讯号被驱动(asserted)时,该事件暂存器能被该PCI PME控制器设定(set),但是当该虚拟PME讯号被反驱动(de-asserted)时,该事件暂存器却未能对应地被清除(cleared),该方法另包含有以该计算机系统之一程式清除该事件暂存器。10.如申请专利范围第9项所述之方法,其中该程式系为该计算机系统之一装置驱动程式(device driver)。11.一计算机系统,其包含有:一快速周边元件互连(PCI Express)根复合体(RootComplex),用来产生复数个PM_ PME封包;一序列电路(sequential circuit),电连接于该PCI Express根复合体,用来将该复数个PM_ PME封包转换为一虚拟PME讯号(Pseudo-PME signal);一周边元件互连(PCI)电源管理事件(PME)控制器,其包含有一事件暂存器,其中该事件暂存器系用来向该计算机系统报告一电源管理事件;一虚拟PME线(Pseudo-PME line),分别电连接于该序列电路之输出端与该PCI PME控制器之PME输入端,其中当该虚拟PME讯号之电压由一第一位准转变为一第二位准,该事件暂存器就被设定(set);以及一记忆体,其包含有程式码,其中当该虚拟PME讯号之电压由该第二位准转变为该第一位准时,该计算机系统执行该记忆体中之程式码,以清除(clear)该事件暂存器;其中该虚拟PME讯号之电压之第一位准与第二位准系与PCI规格相容。12.如申请专利范围第11项所述之计算机系统,该计算机系统另包含有一计时器,电连接于该序列电路,以控制该虚拟PME讯号之电压于何时由该第二位准转变为该第一位准。图式简单说明:图一为根据本发明使用一计算机系统之周边元件互连(PCI)电源管理机制之快速周边元件互连(PCIExpress)电源管理方法之流程示意图。图二为图一之计算机系统之相关元件之方块示意图。 |
