低K技术中之铜通孔Copper Vias in Low-K Technology

摘要

在具有铜导线与低K层间介电质的积体电路中，吾人发现热处理后的开路间题，并藉由下列方法解决：使用由Ti构成的第一镶衬层，然后使用由CVD TiN构成的保形性镶衬层，接下来使用由Ta或TaN构成的最后镶衬层，藉此改进通孔与下层铜层之间的黏附性，同时将Ti与铜之间因形成合金造成电阻值的增加降低至一可接受的量。

主权项

1.一种在积体电路中形成铜导线的方法,其包含下 列步骤: (a)沉积一第一铜导线层,并制作图案; (b)沉积一第一层低介电常数的层间介电质; (c)贯穿该第一层低介电常数的层间介电质,形成一 组通孔,并止于该铜导线的第一层上; (d)在该组通孔内沉积一Ti之第一镶衬层; (e)在该组通孔内沉积一CVD TiN之第二镶衬层; (f)沉积一第三镶衬层(从Ta和TaN构成的群组中选出) ;以及 (g)沉积一第二铜导线层,并制作图案。 2.如申请专利范围第1项的方法,尚包含重复该步骤 (b)到(g)以在该第二铜导线层上形成一组导线层。 3.如申请专利范围第1项的方法,其中该低介电常数 的层间介电质含有SiLK。 4.如申请专利范围第2项的方法,其中该低介电常数 的层间介电质含有SiLK 5.如申请专利范围第1项的方法,尚包含在以上的该 步骤(d)中将N蒸汽加入该Ti的步骤,藉此增进对该TiN 层的黏附性。 图式简单说明: 图1显示根据本发明之导线的一部分。 图2显示根据以往技艺之导线的一部分。