| 主权项 |
1.一种高介电常数绝缘膜,其特征在于,至少备有用组成式:(Bi2O2)2+(Am-1BmO3m+1)2-或Bi2Am-1BmO3m+3所示的,前述组成式中的记号m系正数,记号A系从Na、K、Pb、Ba、Sr、Ca及Bi中选出的至少1种元素,记号B系从Fe、Co、Cr、Ga、Ti、Nb、Ta、Sb、V、Mo、W及Mn中选出的至少1种元素之第1铋层状化合物层,以及积层于前述第1铋层状化合物层、与前述第1铋层状化合物层的前述组成式相比过剩地含有铋之第2铋层状化合物层。2.如申请专利范围第1项所述的高介电常数绝缘膜,其中,与前述第1铋层状化合物层之前述组成式相比,前述第2铋层状化合物层所含的铋之过剩量系0.1~0.5mol倍。3.如申请专利范围第1项所述的高介电常数绝缘膜,其中,前述第2铋层状化合物层之厚度比前述第1铋层状化合物层之厚度更薄。4.如申请专利范围第3项所述的高介电常数绝缘膜,其中,前述第2铋层状化合物层之厚度系1~300nm。5.如申请专利范围第1项所述的高介电常数绝缘膜,其中,前述第2铋层状化合物层之c轴取向度在80%以上。6.如申请专利范围第1项所述的高介电常数绝缘膜,其中,前述第1铋层状化合物层之c轴取向度在80%以上。7.如申请专利范围第1项所述的高介电常数绝缘膜,其中,前述第2铋层状化合物层系由铋过剩量不同的复数层来构成。8.如申请专利范围第1项所述的高介电常数绝缘膜,其中,前述第2铋层状化合物层系由铋过剩量沿着层厚方向慢慢变化之层来构成。9.如申请专利范围第1项所述的高介电常数绝缘膜,其中,前述组成式中的记号m系3、4、5的其中之一。10.一种薄膜电容元件,于基板上按照顺序形成着下部电极、介电体薄膜及上部电极,其特征在于,前述介电体薄膜系由申请专利范围第1、2、3、4、5、6、7、8或9项所述的高介电常数绝缘膜构成。11.如申请专利范围第10项所述的薄膜电容元件,其中,于前述下部电极之表面积层着前述第2铋层状化合物层,于前述第2铋层状化合物层之表面积层着前述第1铋层状化合物层。12.如申请专利范围第10项所述的薄膜电容元件,其中,前述第2铋层状化合物层之c轴,相对于前述下部电极之表面成垂直取向。13.如申请专利范围第10项所述的薄膜电容元件,其中,前述介电体薄膜之厚度系1~1000nm。14.一种薄膜积层电容,介电体薄膜与内部电极薄膜交替地复数积层在基板上,其特征在于,前述介电体薄膜系由申请专利范围第1、2、3、4、5、6、7、8或9项所述的高介电常数绝缘膜来构成。15.如申请专利范围第14项所述的薄膜积层电容,其中,于前述内部电极薄膜之表面积层着前述第2铋层状化合物层,于前述第2铋层状化合物层之表面积层着前述第1铋层状化合物层。16.如申请专利范围第14项所述的薄膜积层电容,其中,前述第2铋层状化合物层之c轴,相对于前述内部电极薄膜之表面成垂直取向。17.如申请专利范围第14项所述的薄膜积层电容,其中,前述介电体薄膜之厚度系1~1000nm。18.一种薄膜电容元件之制造方法,系用于制造如申请专利范围第10项所述的薄膜电容元件之方法,包括:于一基板上依序形成一下部电极、一介电体薄膜以及一上部电极之步骤,其中形成前述介电体薄膜之步骤包括下列步骤:于前述下部电极之表面形成前述第2铋层状化合物层之步骤,以及于前述第2铋层状化合物层之表面形成前述第1铋层状化合物层之步骤。19.如申请专利范围第18项所述的薄膜电容元件之制造方法,其中,将用于构成前述第2铋层状化合物层之溶液,涂布于前述下部电极之表面来形成涂布膜,使前述铋层状化合物层之铋为过剩含有量,其后将前述涂布膜焙烧来形成前述第2铋层状化合物层,然后再形成前述第1铋层状化合物层。20.如申请专利范围第19项所述的薄膜电容元件之制造方法,其中,于前述下部电极之表面形成前述涂布膜后,将前述涂布膜乾燥,其后在该涂布膜不发生结晶化的温度下锻烧前述涂布膜,然后再将前述涂布膜焙烧。21.如申请专利范围第20项所述的薄膜电容元件之制造方法,其中,用于焙烧前述涂布膜之温度系前述涂布膜之结晶化温度700~900℃。图式简单说明:第1A图及第1B图系显示本发明一实施形态的薄膜电容之制造过程的概略剖面图。第2图系显示第1图所示的薄膜电容之制造过程的流程图。第3图系本发明的其他实施形态的薄膜积层电容之概略剖面图。 |
