发明名称 | 产生兼容多行扫描的水平同步信号的系统 | ||
摘要 | 本发明包括以足够高于多行扫描中的偏转频率f<SUB>h</SUB>的频率振荡的固定频率振荡器、第一计数器和第二计数器。第一计数器用来按递减顺序对振荡器输出的时钟信号计数,其中由f<SUB>0</SUB>÷f<SUB>h</SUB>得到的数的小数部分第一位四舍五入取整获得的整数n除以小于n的整数m,所述第一计数器对由此得到的值k进行计数的时间被设定为一个循环;第二计数器用来对所述k值重复计数m个循环,设定为一个周期,由此来产生偏转频率f<SUB>h</SUB>。 | ||
申请公布号 | CN1228964C | 申请公布日期 | 2005.11.23 |
申请号 | CN00131684.2 | 申请日期 | 2000.09.22 |
申请人 | 索尼公司 | 发明人 | 长峰孝有;三浦悟司;高桥新司 |
分类号 | H04N3/27 | 主分类号 | H04N3/27 |
代理机构 | 北京市柳沈律师事务所 | 代理人 | 陈晨 |
主权项 | 1.一种产生兼容多行扫描的水平同步信号的系统,其特征在于包括:振荡器,具有以频率f0振荡的固定频率,频率f0高于多行显示器中的偏转频率fh;第一计数器,用来按递减顺序对所述振荡器输出的时钟信号进行计数,其中由f0÷fh得到的数的小数第一位四舍五入取整获得的整数n除以小于n的整数m,由此得到值k并把第一计数器计数k值的时间设置为一个循环,即具有常数倍于所述偏转频率的频率的时钟的一个循环;第二计数器,用来对所述值k计数m个循环,以形成一个周期,由此产生偏转频率fh;第三计数器,其中按递增顺序计数的值可以自由设定,在计算n÷m=k时得到余数p,把按递增顺序计数的值设定为p,在所述第一计数器对k值计数期间,所述第三计数器对该值p按递增顺序计数一次,当计数数据大于m时,所述第一计数器把下一个循环的计数值设定为k+1,所述第三计数器从所计数的值中减去m,并且就下一个循环期间的计数值对p值按递增顺序进行计数,由此来消除由余数p引起的偏转频率的偏移;以及寄存器,用于将设置值输出到第一计数器和第三计数器。 | ||
地址 | 日本东京都 |