| 主权项 |
1.一种积体电路电感的制造方法,该积体电路电感的制造方法包含:提供一第一介电层,该第一介电层上具有一第一光阻层;形成一第一导线图案进入该第一光阻层并曝露出该第一介电层,该第一导线图案具有复数条大致平行之导线图案;填入一第一导体材料进入该第一导线图案以形成复数条大致平行之第一导线;移除该第一光阻层;形成一第二介电层覆盖该第一导线;形成一第二光阻层于该第二介电层上;形成一柱塞图案进入该第二光阻层并曝露出该第二介电层,该柱塞图案具有复数个分别位于该第一导线两端之柱塞图案;以该柱塞图案为遮罩蚀刻该第二介电层以暴露出该第一导线之两端;填入一第二导体材料进入该柱塞导线图案以形成复数条彼此大致平行且与该第一导线大致垂直之柱塞;移除该第二光阻层;形成一第三光阻层于该第二介电层与该柱塞上;形成一第二导线图案进入该第三光阻层并曝露出该第二介电层与该柱塞,该第二导线图案具有复数条大致平行之导线图案,该第二导线图案连接两位于两相邻该第一导线斜对角两端之该柱塞;填入一第三导体材料进入该第二导线图案以形成复数条彼此大致平行且与该柱塞大致垂直之第二导线,该第二导线透过两位于两相邻该第一导线斜对角两端之该柱塞连接两相邻该第一导线;移除该第三光阻层;及形成一第三介电层覆盖该第二导线与该第二介电层。2.如申请专利范围第1项之积体电路电感的制造方法,其中之该第一导体材料为铝、铜其中之一。3.如申请专利范围第1项之积体电路电感的制造方法,其中之该第一导体材料系以物理、化学沈积方法其中之一沈积。4.如申请专利范围第3项之积体电路电感的制造方法,其中之该物理沈积方法为蒸镀、溅镀其中之一。5.如申请专利范围第3项之积体电路电感的制造方法,其中之该化学沈积方法为化学气相沈积法、无电镀法其中之一。6.如申请专利范围第1项之积体电路电感的制造方法,其中之该第二导体材料为铝、铜其中之一。7.如申请专利范围第1项之积体电路电感的制造方法,其中之该第二导体材料系以物理、化学沈积方法其中之一沈积。8.如申请专利范围第7项之积体电路电感的制造方法,其中之该物理沈积方法为蒸镀、溅镀其中之一。9.如申请专利范围第7项之积体电路电感的制造方法,其中之该化学沈积方法为化学气相沈积法、无电镀法其中之一。10.如申请专利范围第1项之积体电路电感的制造方法,其中之该第三导体材料为铝、铜其中之一。11.如申请专利范围第1项之积体电路电感的制造方法,其中之该第三导体材料系以物理、化学沈积方法其中之一沈积。12.如申请专利范围第11项之积体电路电感的制造方法,其中之该物理沈积方法为蒸镀、溅镀其中之一。13.如申请专利范围第11项之积体电路电感的制造方法,其中之该化学沈积方法为化学气相沈积法、无电镀法其中之一。14.一种积体电路电感的制造方法,该积体电路电感的制造方法包含:提供一第一介电层,该第一介电层上具有一第一光阻层;形成一第一导线图案进入该第一光阻层并曝露出该第一介电层,该第一导线图案具有复数条大致平行之导线图案;填入一第一导体材料进入该第一导线图案以形成复数条大致平行之第一导线;移除该第一光阻层;形成一第二介电层覆盖该第一导线;形成一第二光阻层于该第二介电层上;形成一柱塞图案进入该第二光阻层并曝露出该第二介电层,该柱塞图案具有复数个分别位于该第一导线两端及与该第一导线交叉且穿过该第一导线中心及长度与该第一导线大致相同之虚拟第一导线两端之柱塞图案;以该柱塞图案为遮罩蚀刻该第二介电层以暴露出该第一导线之两端及该虚拟第一导线之两端;填入一第二导体材料以形成复数条彼此大致平行且与该第一导线及该虚拟第一导线大致垂直之柱塞;移除该第二光阻层;形成一第三光阻层于该第二介电层与该柱塞上;形成一第二导线图案进入该第三光阻层并曝露出该第二介电层,该第二导线图案具有复数条大致平行之导线图案,该第二导线图案之二端分别为连接该第一导线一端之该柱塞与连接该虚拟第一导线一端之该柱塞;填入一第三导体材料进入该第二导线图案以形成复数条彼此大致平行且与该柱塞大致垂直之第二导线;移除该第三光阻层;及形成一第三介电层覆盖该第二导线与该第二介电层。15.如申请专利范围第14项之积体电路电感的制造方法,其中之该第一导体材料为铝、铜其中之一。16.如申请专利范围第14项之积体电路电感的制造方法,其中之该第一导体材料系以物理、化学沈积方法其中之一沈积。17.如申请专利范围第16项之积体电路电感的制造方法,其中之该物理沈积方法为蒸镀、溅镀其中之一。18.如申请专利范围第16项之积体电路电感的制造方法,其中之该化学沈积方法为化学气相沈积法、无电镀法其中之一。19.如申请专利范围第14项之积体电路电感的制造方法,其中之该第二导体材料为铝、铜其中之一。20.如申请专利范围第14项之积体电路电感的制造方法,其中之该第二导体材料系以物理、化学沈积方法其中之一沈积。21.如申请专利范围第20项之积体电路电感的制造方法,其中之该物理沈积方法为蒸镀、溅镀其中之一。22.如申请专利范围第20项之积体电路电感的制造方法,其中之该化学沈积方法为化学气相沈积法、无电镀法其中之一。23.如申请专利范围第14项之积体电路电感的制造方法,其中之该第三导体材料为铝、铜其中之一。24.如申请专利范围第14项之积体电路电感的制造方法,其中之该第三导体材料系以物理、化学沈积方法其中之一沈积。25.如申请专利范围第24项之积体电路电感的制造方法,其中之该物理沈积方法为蒸镀、溅镀其中之一。26.如申请专利范围第24项之积体电路电感的制造方法,其中之该化学沈积方法为化学气相沈积法、无电镀法其中之一。图式简单说明:第一A图显示本发明之第一导线图案;第一B图显示第一导线图案的俯视图;第一C图显示一导体层填入第一B图中之第一导线图案形成第一导线;第一D图则是复数条第一导线的俯视图;第一E图显示本发明之柱塞图案;第一F图则是柱塞图案的俯视图;第一G图显示本发明之柱塞;第一H图显示第二导线图案之截面;第一I图显示第二导线图案的俯视图;第一J图显示第一1图中之JJ'截面;第一K图显示第二导线的俯视图;第一L图显示第一K图中之LL'截面;第一M图显示本发明积体电路电感之平行HH'截面的截面图;第一N图显示本发明积体电路电感平行LL'截面的截面图;第二图则显示本发明积体电路电感之俯视图;第三图显示本发明积体电路电感之斜视图;第四A图显示本发明另一实施例之第一导线图案;第四B图显示第一导线图案的俯视图;第四C图显示一导体层填入第四B图中之第一导线图案形成第一导线;第四D图则是复数条第一导线的俯视图;第四E图显示本发明之柱塞;第四F图则是柱塞图案的俯视图;第四G图显示本发明之第二导线图案之截面;第四H图显示第二导线图案的俯视图;第四I图显示本发明之第二导线之截面;第四J图显示第二导线的俯视图;及第四K图显示本发明积体电路电感的截面图。 |
