发明名称 |
控制同步存储器内的脉冲串序列 |
摘要 |
叙述了一个为在同步存储器内控制脉冲串序列的系统和装置。在一个实施方案中,系统包括一个同步存储器及一个与该同步存储器相连接的脉冲串读器件。在一个实施方案中,脉冲串读器件被配置成去从同步存储器中检测一个数据页作为现行页,其中现行页含有一固定数目的数据字,器件进一步被配置成去锁住现行数据页,及同步读现行数据页,一次一个字。在另一实施方案中,脉冲串读器件进一步包括一个打包位。如果打包位没有置位,则脉冲串读器件被配置为锁住现行数据页,调整字指针以指示下一个数据字,及按一顺序脉冲串读序列重复锁和调整。如果打包位置位,则脉冲串读器件被配置为锁住现行数据页,调整字指针以指示下一个数据字,及按一非顺序脉冲串读序列重复锁和调整。 |
申请公布号 |
CN1227670C |
申请公布日期 |
2005.11.16 |
申请号 |
CN00815672.7 |
申请日期 |
2000.08.30 |
申请人 |
英特尔公司 |
发明人 |
T·L·肯达尔;K·G·麦基;K·劳 |
分类号 |
G11C7/10;G11C16/08;G11C16/26 |
主分类号 |
G11C7/10 |
代理机构 |
中国专利代理(香港)有限公司 |
代理人 |
吴立明;王忠忠 |
主权项 |
1.控制同步存储器内的脉冲串序列的方法,该方法包括:用页指针指示现行数据页,页指针初始对应第一个数据字地址的多个个高位,现行数据页含有一固定数目的数据字;用字指针指示现行数据页中的第一个数据字,字指针初始对应第一个数据字地址的其余的位,该其余的位是低位;锁住现行数据页;及检测打包位,使得如果打包位没有被置位,则按一从第一个字开始的顺序脉冲串的读取次序读取数据字;打包位控制同步存储器的等待信号,使得如果不能获得有效数据,则延迟对同步存储器的提取;当跨越现行数据页的边界读取数据字时,所述打包位被设置为一个预定的逻辑值,其中在该打包位被设定为所述预定的逻辑值时时读取下一数据页以构成被读取的全部数据字。 |
地址 |
美国加利福尼亚州 |