| 发明名称 | 制造闪存器件的方法 | ||
| 摘要 | 一种用于制造闪存器件的方法，以通过在制造过程所允许的最小线宽内形成控制栅而减小单元尺寸，并且即使在单元尺寸减小的情况下仍有效地获得工作特性，其包括的步骤是：通过在半导体衬底的ONO层上堆叠用于栅的材料层和盖绝缘层并且首次蚀刻所述堆叠的层而形成具有最小线宽的(A)的栅图案层；在所述半导体衬底的整个衬底上形成用于平面化的绝缘层，并且去除所述盖绝缘层，以限定选择栅形成区；在所述选择栅形成区中形成侧壁形状的掩模图案层，并且通过使用所述掩模图案层来再次蚀刻所述栅图案层，以形成控制栅；以及在所述选择栅形成区中形成与控制栅隔离的选择栅，并且在所述选择栅的两侧的所述半导体衬底的表面中形成源和漏结区。 | ||
| 申请公布号 | CN1694242A | 申请公布日期 | 2005.11.09 |
| 申请号 | CN200510069008.4 | 申请日期 | 2005.04.29 |
| 申请人 | 东部亚南半导体株式会社 | 发明人 | 李相范 |
| 分类号 | H01L21/8246;H01L21/336;H01L21/8234 | 主分类号 | H01L21/8246 |
| 代理机构 | 北京集佳知识产权代理有限公司 | 代理人 | 刘继富 |
| 主权项 | 1.一种用于制造闪存器件的方法，包括：通过在半导体衬底的ONO层上堆叠用于栅的材料层和盖绝缘层并且首次蚀刻所述堆叠的层而形成具有最小线宽(A)的栅图案层；在所述半导体衬底的整个衬底上形成用于平面化的绝缘层，并且去除所述盖绝缘层，以限定选择栅形成区；在所述选择栅形成区中形成侧壁形状的掩模图案层，并且通过使用所述掩模图案层来再次蚀刻所述栅图案层，以形成控制栅；以及在所述选择栅形成区中形成与控制栅隔离的选择栅，并且在所述选择栅的两侧的所述半导体衬底的表面中形成源和漏结区。 | ||
| 地址 | 韩国汉城 | ||