发明名称 半导体装置和图像显示装置
摘要 提供一种半导体装置和图像显示装置,可以提高源漏耐压和AC应力耐性,且获得所希望的电流特性。为此,在玻璃基板(1)上形成硅氮化膜(2)和硅氧化膜(3)。在该硅氧化膜(3)上形成包含源区(45)、漏区(46)、具有规定沟道长度方向上的长度的沟道区(40)、杂质浓度都比源区低的GOLD区(41)和LDD区(43)、杂质浓度都比漏区低的GOLD区(42)和LDD区(44)、栅绝缘膜(5)和栅电极(6a)的薄膜晶体管(T)。栅电极(6a)与沟道区(40)和GOLD区(41、42)相对置地重叠。
申请公布号 CN1691354A 申请公布日期 2005.11.02
申请号 CN200510065700.X 申请日期 2005.04.21
申请人 三菱电机株式会社 发明人 丰田吉彦;坂本孝雄;須贺原和之;中川直纪
分类号 H01L29/786;G02F1/136;H01L27/088;H04N5/66;H01L21/336;H01L21/8234 主分类号 H01L29/786
代理机构 中国国际贸易促进委员会专利商标事务所 代理人 岳耀锋
主权项 1.一种半导体装置,包含具有半导体层、绝缘膜和电极且在规定的基板上形成的半导体元件,其中:上述半导体元件具有第1元件,该第1元件具有:在上述半导体层上形成的第1杂质区;与上述第1杂质区隔有距离而在上述半导体层上形成的第2杂质区;在位于上述第1杂质区和上述第2杂质区之间的上述半导体层的部分上,与上述第1杂质区和上述第2杂质区分别隔有距离形成的作为具有规定的沟道长度的沟道的沟道区;在上述半导体层的位于上述第1杂质区和上述沟道区之间的部分上,与上述沟道区相接地形成的第3杂质区;在上述半导体层的位于上述第2杂质区和上述沟道区之间的部分上,与上述沟道区相接地形成的第4杂质区;在上述半导体层的位于上述第1杂质区和上述第3杂质区之间的部分上形成的第5杂质区;以及在上述半导体层的位于上述第2杂质区和上述第4杂质区之间的部分上形成的第6杂质区;在上述第1元件中,上述电极具有相互对置的一个侧部和另一个侧部,上述第3杂质区和上述第5杂质区的接合部与上述一个侧部位于大致同一平面上,且上述第4杂质区和上述第6杂质区的接合部与上述另一个侧部位于同一平面上,上述电极形成为,与上述沟道区、上述第3杂质区和上述第4杂质区各自的整体相对置且层叠,上述绝缘膜在上述半导体层和上述电极之间形成为分别与上述半导体层和上述电极相接,上述第3杂质区至上述第6杂质区各自的杂质浓度设定成比上述第1杂质区和上述第2杂质区各自的杂质浓度低、比上述沟道区的杂质浓度高,且上述第3杂质区和上述第4杂质区的杂质浓度设定成与上述第5杂质区和上述第6杂质区的杂质浓度不同。
地址 日本东京