发明名称 处理半导体元件的方法、制造双镶嵌介层开口的方法、对具有光阻残留的低介电常数基底的重工方法
摘要 提供低介电常数质于半导体基底上;形成第一开口于低介电常数质中,且第一开口朝向低介电常数质下之导体延伸第一深度;涂覆且图案化材料于低介电常数质上;提供第一电浆环境;于第一电浆环境同处提供第二电浆环境;施加偏压至基底,以在第二电浆环境下吸引离子轰击;以及在低介电常数质中蚀刻出复数个沟槽,该些沟槽以小于该第一深度的第二深度延伸;其中用在第一与第二以及该离子轰击的材料是根据移除该低介电常数质的残留物来选择。
申请公布号 TW200536015 申请公布日期 2005.11.01
申请号 TW094108021 申请日期 2005.03.16
申请人 台湾积体电路制造股份有限公司 发明人 许志修
分类号 H01L21/3065 主分类号 H01L21/3065
代理机构 代理人 洪澄文;颜锦顺
主权项
地址 新竹市新竹科学工业园区力行六路8号