发明名称 | 半导体存储装置 | ||
摘要 | 在现有半导体存储装置中,为实现高速存储,在字线上层设置贴衬布线并在另外设置于存储单元阵列部端部的贴衬区域连接字线和贴衬布线,但是,造成了存储单元阵列部面积的增大。通过利用标准CMOS工艺进行存储单元阵列部的布局,由MOS晶体管及MOS电容器构成各存储单元。由于该结构的存储单元位线之间间隔非常大,因此在位线之间设置借助于与位线同层的低电阻金属布线来连接字线和上层贴衬布线的接点。这样,无需在存储单元阵列部的端部另外设置贴衬区域或增大利用标准CMOS工艺进行布局的存储单元的尺寸和扩大存储单元之间的间隔,所以,不会导致存储单元阵列部面积的增大或芯片面积的增大,能够在各存储单元设置用于贴衬字线的接点,抑制字线驱动信号的传播延迟,实现高速存储。 | ||
申请公布号 | CN1225025C | 申请公布日期 | 2005.10.26 |
申请号 | CN02155863.9 | 申请日期 | 2002.12.12 |
申请人 | 松下电器产业株式会社 | 发明人 | 西原龙二;贞方博之 |
分类号 | H01L27/10 | 主分类号 | H01L27/10 |
代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 刘宗杰;梁永 |
主权项 | 1.一种半导体存储装置,其特征在于包括:相互平行配置的多条字线;与所述多条字线交叉的方向上互相平行配置的多条位线;连接所述字线及位线的多个存储单元;配置于所述多条字线上方的多条贴衬布线;和分别将所述多条字线和所述多条贴衬布线电气连接的多个接点,每个所述接点在一个存储单元阵列部分中形成在所述位线中相邻的两个位线之间的一个相对应的间距之上。 | ||
地址 | 日本大阪府 |