发明名称 在缓存器架构处理器中管理堆栈转移的装置与方法
摘要 本发明揭示用于模拟一堆栈的一部分的装置与方法,本发明的某些具体实施例是管理模拟堆栈顶部的处理器缓存器与包含堆栈其它部分的内存间数据项的转移。一些具体实施例是利用一可变缓冲区,此可变缓冲区被配置于处理器缓存器与内存间以作缓冲之用。储存与可变缓冲区中实际的数据项量具有弹性,因此可变缓冲区与处理器缓存器间的转移可维持有效的堆栈数据项填入处理器缓存器(假设堆栈数据项存在)。然而,可变缓冲区与内存间的转移可被配置在只有可变缓冲区超出可填入的容量时发生。
申请公布号 CN1684031A 申请公布日期 2005.10.19
申请号 CN200510071234.6 申请日期 2005.05.13
申请人 威盛电子股份有限公司 发明人 查理斯F·雪洛
分类号 G06F9/38 主分类号 G06F9/38
代理机构 中科专利商标代理有限责任公司 代理人 周国城
主权项 1.一处理器,其特征在于该处理器包含:复数个缓存器,该复数个缓存器被配置来模拟一内存堆栈的一顶端部分;一缓冲区;一第一逻辑电路,该第一逻辑电路被配置来管理该复数个缓存器与该缓冲区间的转移;以及一第二逻辑电路,该第二逻辑电路被配置来管理该缓冲区与一内存间的转移。
地址 台湾省台北县新店市