摘要 |
本发明提供一种非及型快闪记忆体装置及其读取方法,其中在读取操作期间,将一接地电压施加至未选定单元区块之串及接地选择电晶体上以增加一串线(stringline)之电阻来防止由于逆偏压效应而导致的泄漏电流。减少的位元线泄漏电流会增加经程式化且擦除之单元之间的开/关电流比以减少其中的感测时间,此形成一读程范围(read trip range)以防止由资料保存能力及读取干扰导致的临限电压变化。可藉由电绝缘该等单元区块之间的源极选择电晶体来将电压独立地施加至源极选择线上。可藉由电连接相邻单元区块之间的源极选择电晶体来减少源极放电电晶体的数量。 |