| 发明名称 |
Block-based processing in a packet-based reconfigurable architecture |
| 摘要 |
A configurable circuit including a heterogeneous mix of processing elements is programmed.
|
| 申请公布号 |
US2005229139(A1) |
申请公布日期 |
2005.10.13 |
| 申请号 |
US20040813461 |
申请日期 |
2004.03.30 |
| 申请人 |
INTEL CORPORATION |
发明人 |
TSAI VICKI W.;CHEN INCHING |
| 分类号 |
G06F15/76;G06F17/50;(IPC1-7):G06F17/50 |
主分类号 |
G06F15/76 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
