| 主权项 |
1.一种静电破坏保护装置,系具备:连接被保护装置 的端子、以及串联连接于该端子与预定的电位之 间的复数个保护电晶体,且将前述保护电晶体的基 板连接至该保护电晶体与和该保护电晶体邻接的 保护电晶体之连接点。 2.一种静电破坏保护装置,系具备: 第一导电型半导体基板; 形成在前述半导体基板上的端子; 形成在前述半导体基板表面的第二导电型井; 形成在前述第二导电型井内,且互相分离的复数个 第一导电型井;以及 各自形成在前述复数个第一导电型井之各个的表 面,并串联连接于前述端子与预定的电位之间的复 数个保护电晶体,且 将作为前述保护电晶体的基板之前述第一导电型 井连接至该保护电晶体与和该保护电晶体邻接的 保护电晶体之连接点。 3.如申请专利范围第2项之静电破坏保护装置,其中 ,前述第二导电型井系被分割成相互分离的复数个 第二导电型井,并于该等复数个第二导电型井内分 别形成前述第一导电型井。 4.一种静电破坏保护装置,系具备: 第一导电型半导体基板; 形成在前述半导体基板上的端子; 形成在前述半导体基板表面,且互相分离的复数个 第二导电型井;以及 各自形成在前述复数个第二导电型井之各个的表 面,并串联连接于前述端子与预定的电位之间的复 数个保护电晶体,且 将作为前述保护电晶体的基板之前述第二导电型 井连接至该保护电晶体与和该保护电晶体邻接的 保护电晶体之连接点。 5.如申请专利范围第1、第2、第3、第4项中任一项 之静电破坏保护装置,其中,前述保护电晶体系低 耐压之MOS电晶体。 6.如申请专利范围第5项之静电破坏保护装置,其中 ,前述低耐压之MOS电晶体的源极及汲极系仅由高浓 度的扩散层构成。 7.如申请专利范围第5项之静电破坏保护装置,其中 ,前述低耐压之MOS电晶体的源极及汲极系由高浓度 的扩散层及低浓度的扩散层构成。 图式简单说明: 第1图系有关本发明实施形态的静电破坏保护装置 之电路图。 第2图系构成本实施形态的静电破坏保护装置之第 一MOS电晶体TrA及第二MOS电晶体TrB之剖面图。 第3图系构成本实施形态的静电破坏保护装置之第 三MOS电晶体TrC及第四MOS电晶体TrD之剖面图。 第4图(a)及(b)系显示构成本实施形态的静电破坏保 护装置之保护电晶体的构造之剖面图。 第5图系有关习知例之静电破坏保护装置的电路图 。 第6图系有关习知例之另一静电破坏保护装置的电 路图。 |
