半导体存储器件

摘要

本发明提供一种半导体存储器件。在进行细微化时，读出放大器的偏置增加、读出时产生误动作，芯片的成品率降低。具有由多个下拉电路和一个上拉电路构成的读出放大电路。此外，在多个下拉电路中的一个下拉电路中，构成下拉电路的晶体管与构成另一个下拉电路的晶体管相比，沟道长度和沟道宽度这样的常数更大。另外，多个下拉电路中，晶体管常数大的下拉电路先被激活，之后再激活另一个下拉电路和上拉电路，从而进行读出。

主权项

1.一种半导体器件，具有：存储器阵列，包括多条字线、多条数据线和配置在其交点上的多个存储器单元；以及与上述多条数据线相连接的多个读出放大电路，其中上述多个读出放大电路分别包括第一导电型的第一MISFET对，其中一个第一MISFET的栅极与另一个第一MISFET的漏极彼此连接、第一导电型的第二MISFET对，其中一个第二MISFET的栅极与另一个第二MISFET的漏极彼此连接、和第二导电型的第三MISFET对，其中一个第三MISFET的栅极与另一个第三MISFET的漏极彼此连接，上述第一MISFET对是驱动力大于上述第二MISFET对的驱动力的元件。