发明名称 | 安排处理器中的暂存器以模拟部分堆叠的装置及方法 | ||
摘要 | 本发明有关在一处理器中模拟一部分堆叠的方法及装置。本发明的特定实施例通过安排复数个处理器的暂存器以储存欲模拟的堆叠的顶端部分内容。其中,通过安排一用以指向一目前的堆叠顶端的暂存器的指标,相关的数据将被安排于这些复数个暂存器中。当数据被从堆叠推入或推出时,堆叠顶端的指标之值亦将随着递增或递减。本发明提供暂存式处理器中模拟堆叠式操作的装置架构与方法,可以达到减少暂存器间的传送操作,进而进一步提升效率。 | ||
申请公布号 | CN1673953A | 申请公布日期 | 2005.09.28 |
申请号 | CN200510065556.X | 申请日期 | 2005.04.15 |
申请人 | 威盛电子股份有限公司 | 发明人 | 查理斯·F·雪洛 |
分类号 | G06F9/30 | 主分类号 | G06F9/30 |
代理机构 | 中原信达知识产权代理有限责任公司 | 代理人 | 文琦;陈肖梅 |
主权项 | 1.一种安排处理器中的暂存器以模拟部分堆叠的方法,其特征是,包含:配置复数n个暂存器以模拟该堆叠的顶端n个位置;建立一指标以指定该n个暂存器之一为一堆叠的顶端;对一用以呼叫等待被推入该堆叠之一值之一指令进行解码;移动该值至目前被该指标指定作为堆叠位置的顶端的暂存器,并维持该复数n个暂存器中其它暂存器目前所存的值;及更新该指标以指定该n个暂存中另一个暂存器作为该堆叠位置的顶端。 | ||
地址 | 台湾省台北县新店市中正路533号8楼 |