发明名称 封装基板
摘要 一种封装基板条,包括多个基板单元以及一基板边框。其中每一基板单元系具有一特征线路,而基板边框系配置于基板单元之周缘,并具有一拟线路,且此拟线路系对应于基板单元之特征线路,以藉由拟线路模拟特征线路之电性。藉由此封装基板条可达到准确且快速量测基板单元之线路阻抗值的目的,进而有效控制产品品质与制程良率。
申请公布号 TWI240401 申请公布日期 2005.09.21
申请号 TW093133606 申请日期 2004.11.04
申请人 日月光半导体制造股份有限公司 发明人 洪清富;谢悦正
分类号 H01L23/498 主分类号 H01L23/498
代理机构 代理人 詹铭文 台北市中正区罗斯福路2段100号7楼之1;萧锡清 台北市中正区罗斯福路2段100号7楼之1
主权项 1.一种封装基板条,具有一基板边框,该封装基板条包括:多数个基板单元,其系与该基板边框一体成型;一特征线路,配置于该些基板单元之其一内;以及一拟线路,配置于该基板边框内,该拟线路系对应于该特征线路,以藉由该拟线路模拟该特征线路之电性。2.如申请专利范围第1项所述之封装基板条,其中该拟线路与该特征线路系同时形成。3.如申请专利范围第1项所述之封装基板条,其中该拟线路与该特征线路系具有相同之截面。4.如申请专利范围第1项所述之封装基板条,其中该封装基板条系为一多层结构,且该拟线路与该特征线路系位于该封装基板条之同一层中。5.如申请专利范围第1或4项所述之封装基板条,其中该拟线路与该特征线路系位于该封装基板条之表层。6.如申请专利范围第1项所述之封装基板条,其中该拟线路具有多数个表层接点。7.如申请专利范围第6项所述之封装基板条,更包括一焊罩层,其系覆盖于该些基板单元与该基板边框之表面,且该焊罩层暴露出该些表层接点。8.如申请专利范围第6项所述之封装基板条,更包括一抗氧化层,且该抗氧化层系配置于该些表层接点之表面。9.如申请专利范围第8项所述之封装基板条,其中该抗氧化层包括镍/金层。10.如申请专利范围第1项所述之封装基板条,其另包含复数个狭长缝,以将该些基板单元与该基板边框分开,而使得该些基板单元仅有部份连结于该基板边框。11.如申请专利范围第1项所述之封装基板条,其中该封装基板条系为塑胶基板。12.如申请专利范围第1项所述之封装基板条,其中每一该些基板单元系为一球格阵列基板。13.一种封装基板,具有一封装区与一非封装区,该封装基板包括:一特征线路,配置于该封装区内;以及一拟线路,配置于该非封装区内,该拟线路系对应于该特征线路,以藉由该拟线路模拟该特征线路之电性。14.如申请专利范围第13项所述之封装基板,其另包含复数个狭长缝,以将该封装区与该非封装区分开,而使得该封装区仅有部份连结于该非封装区。15.如申请专利范围第13项所述之封装基板,其中该拟线路与该特征线路系同时形成。16.如申请专利范围第13项所述之封装基板,其中该拟线路与该特征线路系具有相同之截面。17.如申请专利范围第13项所述之封装基板,其中该封装基板系为一多层结构,且该拟线路与该特征线路系位于该封装基板之同一层中。18.如申请专利范围第13或17项所述之封装基板,其中该拟线路与该特征线路系位于该封装基板之表层。19.如申请专利范围第13项所述之封装基板,其中该拟线路具有多数个表层接点。20.如申请专利范围第19项所述之封装基板,更包括一焊罩层,其系覆盖于该封装区与该非封装区之表面,且该焊罩层暴露出该些表层接点。21.如申请专利范围第19项所述之封装基板,更包括一抗氧化层,且该抗氧化层系配置于该些表层接点之表面。22.如申请专利范围第21项所述之封装基板,其中该抗氧化层包括镍/金层。23.如申请专利范围第13项所述之封装基板,其中该封装基板系为塑胶基板。24.如申请专利范围第13项所述之封装基板,其中该封装基板系为一球格阵列基板。图式简单说明:图1绘示为本发明之较佳实施例之一种封装基板的示意图。图2A绘示为图1之A-A'线的剖面图。图2B绘示为图1之B-B'线的剖面图。图3A绘示为本发明之一种封装基板之特征线路的剖面图。图3B绘示为本发明之一种封装基板之拟线路的剖面图
地址 高雄市楠梓加工出口区经三路26号