| 主权项 |
1.一种提供模组取指数之装置,包括: 复数个模组取指数器,包含一第一模组取指数器和 一第二模组取指数器;以及 一耦合装置,介于该第一模组取指数器和该第二模 组取指数器之间,以接收控制讯号,并选择性地将 该第一模组取指数器耦合至该第二模组取指数器, 以回应控制讯号的状态。 2.如申请专利范围第1项之装置,该装置有一第一操 作模式,对应到该控制讯号的第一状态,其中该第 一模组取指数器以可操作方式与该第二模组取指 数器分开,以及一第二操作模式,对应到该控制讯 号的第二状态,其中该第一模组取指数器透过该耦 合装置,以可操作方式耦合至该第二模组取指数器 。 3.如申请专利范围第2项之装置,其中该第一模组取 指数器和该第二模组取指数器,在该第一操作模式 中当作两个n-位元模组取指数器操作,在该第二操 作模式中当作单一2n-位元模组取指数器操作,其中 n为整数。 4.如申请专利范围第3项之装置,其中n等于512。 5.如申请专利范围第1项之装置,其中各该复数个模 组取指数器包括一模组乘算器,以执行形式AxB mod M 的模组乘法,其中A、B和M皆为整数。 6.如申请专利范围第5项之装置,其中该模组乘算器 包括一蒙哥马利乘算器。 7.如申请专利范围第5项之装置,其中该模组乘算器 包括一处理元件的脉动阵列。 8.如申请专利范围第1项之装置,其中该一耦合装置 包括一多工器。 9.一种提供模组取指数之装置,包括: 复数个模组乘算器,包含一第一模组乘算器和一第 二模组乘算器; 一耦合装置,介于该第一模组乘算器和该第二模组 乘算器之间,以接收一控制讯号,并选择性地将该 第一模组乘算器耦合至该第二模组乘算器,以回应 控制讯号的状态。 10.如申请专利范围第9项之装置,该装置有一第一 操作模式,对应到该控制讯号的第一状态,其中该 第一模组乘算器以可操作方式与该第二模组乘算 器分开,以及一第二操作模式,对应到控制讯号的 第二状态,其中该第一模组乘算器透过该耦合装置 ,以可操作方式耦合至该第二模组乘算器。 11.如申请专利范围第10项之装置,其中该第一模组 乘算器和该第二模组乘算器,在该第一操作模式中 当作两个n-位元模组乘算器操作,在该第二操作模 式中当作单一2n-位元模组乘算器操作,其中n为整 数。 12.如申请专利范围第11项之装置,其中n等于512。 13.如申请专利范围第9项之装置,其中各该复数个 模组乘算器包括一蒙哥马利乘算器。 14.如申请专利范围第9项之装置,其中各该复数个 模组乘算器包括一处理元件的脉动阵列。 15.如申请专利范围第9项之装置,其中该耦合装置 包括一多工器。 16.一种提供模组取指数之处理器,包括: 复数个模组取指数器,包含一第一模组取指数器和 一第二模组取指数器;以及 一耦合装置,介于该第一模组取指数器和该第二模 组取指数器之间,以接收一控制讯号,并选择性地 将该第一模组取指数器耦合至该第二模组取指数 器,以回应该控制讯号的状态。 17.如申请专利范围第16项之处理器,该处理器有一 第一操作模式,对应到该控制讯号的第一状态,其 中该第一模组取指数器以可操作方式与该第二模 组取指数器分开,以及一第二操作模式,对应到该 控制讯号的第二状态,其中该第一模组取指数器, 透过该耦合装置,以可操作方式耦合至该第二模组 取指数器。 18.如申请专利范围第17项之处理器,其中该第一模 组取指数器和该第二模组取指数器,在该第一操作 模式中当作两个n-位元模组取指数器操作,在该第 二操作模式中当作单一2n-位元模组取指数器操作, 其中n为整数。 19.如申请专利范围第18项之处理器,其中n等于512。 20.如申请专利范围第16项之处理器,其中该耦合装 置包括一多工器。 21.一种提供模组取指数之系统,包括: 一记忆体,以储存资料和指令; 一第一处理器,耦合至该记忆体,以处理资料和执 行指令;以及 一第二处理器,耦合至该记忆体,该第二处理器包 括: 复数个模组取指数器,包含一第一模组取指数器和 一第二模组取指数器;以及 一耦合装置,介于该第一模组取指数器和该第二模 组取指数器之间,以接收一控制讯号,并选择性地 将该第一模组取指数器耦合至该第二模组取指数 器,以回应该控制讯号的状态。 22.如申请专利范围第21项之系统,该第二处理器有 一第一操作模式,对应到该控制讯号的第一状态, 其中该第一模组取指数器以可操作方式与该第二 模组取指数器分开,以及一第二操作模式,对应到 该控制讯号的第二状态,其中该第一模组取指数器 ,透过该耦合装置,以可操作方式耦合至该第二模 组取指数器。 23.如申请专利范围第22项之系统,其中该第一模组 取指数器和该第二模组取指数器,在该第一操作模 式中当作两个n-位元模组取指数器操作,在该第二 操作模式中当作单一2n-位元模组取指数器操作,其 中n为整数。 24.一种提供模组取指数之方法,包括: 接收一控制讯号; 选择性地将一第一模组取指数器耦合至复数个模 组取指数器的一第二模组取指数器,以回应该控制 讯号的状态; 接收复数个运算元;以及 利用该第一模组取指数器和该第二模组取指数器, 在该复数个运算元上实行模组取指数操作。 25.如申请专利范围第24项之方法,其中选择性地将 一第一模组取指数器耦合至复数个模组取指数器 的一第二模组取指数器,以回应该控制讯号的状态 ,包括: 在第一运算模式中,以可操作方式将该第一模组取 指数器与该第二模组取指数器分开,以对应到该控 制讯号的第一状态;以及 在第二运算模式中,以可操作方式将该第一模组取 指数器耦合至该第二模组取指数器,以对应到该控 制讯号的第二状态。 26.如申请专利范围第25项之方法,其中利用该第一 模组取指数器和该第二模组取指数器,在该复数个 运算元上实行模组取指数操作,包括: 操作该第一模组取指数器和该第二模组取指数器, 在该第一操作模式中当作两个n-位元模组取指数 器操作,在该第二操作模式中当作单一2n-位元模组 取指数器操作其中n为整数。 27.一种机器可读式媒体,具有复数个在其中具体化 的机器可执行指令,其当由机器执行时,导致该机 器执行一方法,包括: 接收一控制讯号; 选择性地将一第一模组取指数器耦合至复数个模 组取指数器的一第二模组取指数器,以回应该控制 讯号的状态; 接收复数个运算元;以及 利用该第一模组取指数器和该第二模组取指数器, 在该复数个运算元上实行模组取指数操作。 28.如申请专利范围第27项之机器可读式媒体,其中 选择性地将一第一模组取指数器耦合至复数个模 组取指数器的一第二模组取指数器,以回应该控制 讯号的状态,包括: 在第一运算模式中,以可操作方式将该第一模组取 指数器与该第二模组取指数器分开,以对应到该控 制讯号的第一状态;以及 在第二运算模式中,以可操作方式将该第一模组取 指数器耦合至该第二模组取指数器,以对应到该控 制讯号的第二状态。 29.如申请专利范围第28项之机器可读式媒体,其中 利用该第一模组取指数器和该第二模组取指数器, 在该复数个运算元上实行模组取指数操作,包括: 操作该第一模组取指数器和第二模组取指数器,在 该第一操作模式中当作两个n-位元模组取指数器 操作,在该第二操作模式中当作单一2n-位元模组取 指数器操作,其中n为整数。 图式简单说明: 图1说明根据本发明一具体实施例的通讯网路; 图2说明根据本发明一具体实施例的范例资料处理 系统方块图; 图3说明根据本发明第一具体实施例的模组取指数 器的高阶方块图; 图4说明根据本发明一具体实施例的取指数控制器 的高阶方块图; 图5说明根据本发明一具体实施例的电场可程式闸 阵列(FPGA)结构的高阶方块图;以及 图6说明根据本发明一具体实施例的高阶流程图。 |
