发明名称 |
协调并行接口干扰适应性和数据速率的打印机控制系统 |
摘要 |
本实用新型涉及一种协调并行接口干扰适应性和数据速率的打印机控制系统,包括IEEE1284协议模块,打印机控制器模块,打印机并行接口的所有控制线和数据线回路中加入数字化干扰防护模块;数字化干扰防护模块将去除干扰脉冲后的信号输出给后继的IEEE1284逻辑模块。在保持较高数据传输速率前提条件下,可有效抑制控制线和数据线上出现的单脉冲干扰和序列脉冲干扰;具有自动动态调整数据速率的能力;在打印机并行口的抗干扰能力和数据速率之间确立了一种准定量的关系式和简单可行的数字化转换途径。可广泛应用于打印机控制领域。 |
申请公布号 |
CN2727836Y |
申请公布日期 |
2005.09.21 |
申请号 |
CN03265593.2 |
申请日期 |
2003.06.13 |
申请人 |
上海北大方正科技电脑系统有限公司 |
发明人 |
陈文先;徐忠良 |
分类号 |
G06F3/00;G06F3/12 |
主分类号 |
G06F3/00 |
代理机构 |
北京君尚知识产权代理事务所 |
代理人 |
余长江 |
主权项 |
1.一种协调并行接口干扰适应性和数据速率的打印机控制系统,包括IEEE1284协议模块,打印机控制器模块,其特征在于打印机接口的所有控制线和数据线回路中加入数字化干扰防护模块;所述控制线的数字化干扰防护模块包括参数寄存器A,输入比较器A,延迟计数器A,延迟比较器A,取样锁存器A,取样锁存器C,其中输入比较器A连接控制线和延迟计数器A,延迟比较器A连接延迟计数器A和参数寄存器A,并通过取样锁存器C连接IEEE1284协议模块,取样锁存器A与取样锁存器C通过控制线串接,并连接到IEEE1284协议模块;所述数据线的数字化干扰防护模块包括参数寄存器B,输入比较器B,延迟计数器B,延迟比较器B,取样锁存器B,取样锁存器D,其中输入比较器B连接数据线和延迟计数器B,延迟比较器B连接延迟计数器B和参数寄存器B,并通过取样锁存器D连接IEEE1284协议模块,取样锁存器B与取样锁存器D通过数据线串接,并连接到IEEE1284协议模块。 |
地址 |
102200北京市海淀区上地五街九号方正大厦辅楼204室 |