亚微米底层无机抗反射层SiON的集成方法

摘要

本发明涉及一种深亚微米双氮化硅浅槽隔离技术中底层无机抗反射层SiON的集成方法。通过在场保护氮化硅上增加淀积一定厚度的无机抗反射层SiON，减缓化学机械抛光(CMP)工艺对小有源区周围场保护氮化硅层的磨削，从而保证场隔离二氧化硅对小有源区侧壁及边缘的覆盖，使CMOS管器件特性得以提高，如：管子的亚域值驼峰特性及结漏电特性。

主权项

1、一种亚微米双氮化硅浅槽隔离技术中底层无机抗反射层SiON的工艺集成方法，其特征在于在芯片上淀积场保护氮化硅薄膜，上面增加淀积一层SiON薄膜，然后对场保护氮化硅区域进行光刻，然后用反应离子刻蚀的方法将场保护区域之外的SiON薄膜刻除，从而在场保护氮化硅区域上形成一层SiON薄膜层。