错误更正码产生装置

摘要

一种错误更正码产生装置特别是指一种利用额外之静态随机存储器(SRAM)或使用一多资料单元编码器以改善编码效率的错误更正码产生装置。其系利用该静态随机存储器或该多资料单元编码器，使得该错误更正码产生装置中的动态随机存储器(DRAM)，能在编码的过程中，有效的减少跨列撷取资料的运作次数。是以，该动态随机存储器资料撷取的效率可被提高，以使产生错误更正码所须耗费的时间能被降低。