发明名称 部分具图案之引线框架及在半导体封装中制造及使用此框架之方法
摘要 揭露一种制造一引线框架及具有接近晶片尺寸封装(CSP)引线范围的一部份具图案之引线框架封装的方法,其中该方法使其制造线得较佳自动化及增进从其制造之封装的品质及可靠度。与传统完全蚀刻的模版引线框架相比,其完成是利用实施一主要部份的制造制程步骤,将一部份具图案的金属条形成一网状引线框架在一面上,以致网状引线框架,其是刚性及另一面上是平坦的也是机械上坚固的与热力上稳健的,在晶片阶层与封装阶层实施晶片黏着与打线接合两者的制程期间没有扭曲或变形。仅在前面,包括晶片与导线,被一封胶气密地密封之后,该金属引线框架的底面被形成图案以隔离品片焊垫及打线接合点。所得封装为电气绝缘使条状测试与可靠的切断不会切成任何多余的金属。本案亦揭示使用本部份具图案之引线框架在制造 ELP、ELPF及ELGA型式的CSP。
申请公布号 TWI239054 申请公布日期 2005.09.01
申请号 TW092110007 申请日期 2003.04.29
申请人 先进连接科技有限公司 发明人 沙菲杜 伊拉姆;罗马利欧 山托斯 圣 安东尼欧
分类号 H01L21/44;H01L21/48 主分类号 H01L21/44
代理机构 代理人 陈长文 台北市松山区敦化北路201号7楼
主权项 1.一种部份具图案的引线框架,用来制造一电子封 装,包括: 一膜具有一上表面及一底表面; 该膜具有第一区域从上表面部份具图案但不完全 通到底表面; 该膜具有第二区域没从上表面部份具图案,该第二 区域形成一晶片接收区域用来支撑一积体电路(IC) 晶片及许多用来提供电气连接到该IC晶片之电气 引线;及 第一区域形成一网状结构交连没从上表面形成图 案的第二区域。 2.如申请专利范围第1项之部份具图案的引线框架, 其中该膜包括铜及其铜合金。 3.如申请专利范围第1项之部份具图案的引线框架, 其中该膜具有一厚度大于或等于0.05mm。 4.如申请专利范围第1项之部份具图案的引线框架, 其中该上表面是裸露的铜用做覆晶黏着。 5.如申请专利范围第1项之部份具图案的引线框架, 其中该上表面是预电镀一可接合的材料。 6.如申请专利范围第5项之部份具图案的引线框架, 其中该可接合的材料包括Ni/Pd/Au铸锭或Ag。 7.如申请专利范围第1项之部份具图案的引线框架, 其中该底表面是裸露的铜用做后组装电镀或用做 完成电镀浸镀。 8.如申请专利范围第1项之部份具图案的引线框架, 其中该底表面是预电镀一可锡焊的材料。 9.如申请专利范围第8项之部份具图案的引线框架, 其中该可锡焊的材料包括Sn/Pb、无铅焊锡、浸镀 锡、无电镀镍或Au铸锭。 10.如申请专利范围第1项之部份具图案的引线框架 ,其中该膜利用戳印部份形成图案。 11.如申请专利范围第1项之部份具图案的引线框架 ,其中该膜利用蚀刻部份形成图案。 12.如申请专利范围第1项之部份具图案的引线框架 ,其中该第一区域具有粗糙表面或毛皱外表的内部 垂直壁用来增进一封胶的黏着。 13.一种形成部份具图案的引线框架之方法,包括以 下步骤: 形成一膜具有一上表面及一底表面; 从上表面部份形成膜图案,但不完全通到在第一区 域之膜的底表面以形成一网状结构,其交连没从上 表面形成图案的第二区域; 其中该第二区域具有一晶片接收区域用来支撑一 积体电路(IC)晶片及许多用来提供电气连接到该IC 晶片之电气引线。 14.如申请专利范围第13项的方法,其中该膜包括铜 及其合金。 15.如申请专利范围第13项的方法,其中该膜具有一 厚度等于或大于0.05 mm。 16.如申请专利范围第13项的方法,其中该部份形成 图案包括移除约25%至90%的膜厚。 17.如申请专利范围第13项的方法,进一步包括预电 镀膜上表面的步骤,特别用在打线接合。 18.如申请专利范围第13项的方法,进一步包括预电 镀膜底表面的步骤,特别用在打线接合。 19.如申请专利范围第13项的方法,进一步包括预电 镀膜上表面及底表面的步骤。 20.如申请专利范围第17项或第19项的方法,其中该 上表面的预电镀包括使用一导线可接合的材料。 21.如申请专利范围第20项的方法,其中该导线可接 合的材料包括Ni/Pd/Au或Ag。 22.如申请专利范围第18项或第19项的方法,其中该 底表面的预电镀包括使用一可锡焊的材料。 23.如申请专利范围第22项的方法,其中该可锡焊的 材料是Sn/Pb、无铅焊锡、浸镀锡、无电镀镍或Au铸 锭。 24.如申请专利范围第13项的方法,其中该第一区域 具有不规则形状曝露的垂直壁当与其他材料衔接 时以形成互锁表面。 25.如申请专利范围第13项的方法,其中该晶片接收 区域包括电气引线的终端部份以调整一覆晶的焊 锡凸块接合。 26.一种使用部份具图案的引线框架形成许多电子 封装之方法,包括以下步骤: 提供一膜具有一上表面及一底表面; 从上表面部份形成膜图案,但不完全通到在第一区 域之膜的底表面,留下没从上表面部份形成图案的 第二区域在膜上,该第二区域形成许多部份具图案 的引线框架,每一个具有晶片接收区域用来支撑一 积体电路(IC)晶片及许多电气引线用来提供电气连 接到该IC晶片; 该第一区域形成一网状结构交连每一个引线框架 的晶片接收区域及电气引线以及连接许多引线框 架到在膜的通道部份中之其他引线框架; 提供许多晶片每一个具有许多电气端点用来黏着 到对应的引线框架; 黏着每一晶片到一对应的引线框架上的晶片接收 区域; 在每一晶片的至少一端点与引线框架的电气引线 之一间形成一电气连接; 应用一封胶材料覆盖引线框架与膜的通道部份而 封装该引线框架; 从膜的第一区域之底表面背向形成图案以移除网 状结构及膜的通道部份;及 切断该曝露在膜的通道部份之封胶材料以形成个 别的晶片尺寸封装件。 27.如申请专利范围第26项的方法,其中每一晶片是 一半导体晶片。 28.如申请专利范围第26项的方法,其中黏着晶片的 步骤是使用一环氧树脂利用背面接合该晶片到一 晶片焊垫以形成一蚀刻的引线框架封装(ELP)而完 成。 29.如申请专利范围第26项的方法,其中形成至少一 连接的步骤是使用打线接合技术完成。 30.如申请专利范围第26项的方法,其中黏着该晶片 的步骤是利用连接晶片上的端点到延伸至晶片接 收区域的电气引线之终端部份以形成一具有一覆 晶的ELP(ELPF)而完成。 31.如申请专利范围第26项的方法,其中形成电气连 接的步骤是利用连接晶片上的端点到延伸至晶片 接收区域的电气引线之终端部份而完成。 32.如申请专利范围第26项的方法,其中该封胶材料 是一树脂。 33.如申请专利范围第26项的方法,其中每一引线框 架进一步包括具有曝露垂直壁的第一区域及该封 胶材料与该曝露垂直壁互锁。 34.如申请专利范围第26项的方法,其中每一封装的 底表面形成有电气连接点用来连接电气引线到下 一阶层的黏着。 35.如申请专利范围第26项的方法,其中许多引线框 架放入一方块/窗形图案的矩阵中。 36.如申请专利范围第26项的方法,其中该封装是晶 片尺寸封装。 37.一种形成电子封装的方法,该电子封装具有超音 波接合导线,包括以下步骤: 形成一块部份蚀刻的引线框架,其中该引线框架, 包括网状部份及利用通道部份彼此分离,并具有一 底表面; 黏着晶片到对应的引线框架上之晶片接收区域; 在每一晶片端点与对应的引线框架之电气引线部 份间形成电气连接; 超音波接合导线到该引线框架之底表面; 使用一封胶材料覆盖引线框架及分离该引线框架 之通道部份来封装该引线框架; 背面形成底表面图案以移除网状部份及通道部份; 以及 切断舖盖通道部份的封胶材料以形成具有导线在 底表面上之个别晶片尺寸封装。 38.如申请专利范围第37项的方法,其中该引线框架 包括一铜膜或铜合金。 39.如申请专利范围第37项的方法,其中该引线框架 利用戳印或铸造形成。 40.如申请专利范围第38项的方法,其中该铜膜具有 一厚度大于或等于0.05 mm。 41.如申请专利范围第37项的方法,其中该晶片包括 一半导体装置。 42.如申请专利范围第37项的方法,其中黏着晶片是 使用一环氧树脂利用背面接合该晶片到晶片接收 区域而完成。 43.如申请专利范围第37项的方法,其中黏着晶片是 使用锡膏利用背面接合该晶片到晶片接收区域而 完成。 44.如申请专利范围第37项的方法,其中形成电气连 接是使用打线接合技术完成。 45.如申请专利范围第37项的方法,其中形成电气连 接是利用连接晶片上的端点到延伸至晶片区域的 电气引线之终端部份来完成。 46.如申请专利范围第37项的方法,其中超音波接合 的导线包括铝线。 47.如申请专利范围第37项的方法,其中该封胶材料 是一树脂。 48.如申请专利范围第37项的方法,其中该背面图案 形成是利用蚀刻来完成。 49.如申请专利范围第37项的方法,其中该切断是利 用分割该封胶来完成。 图式简单说明: 图1a是根据先前技艺,具有引线及一晶片焊垫区域 之一传统引线框架的图示。 图1b是根据先前技艺图1a传统引线框架的图示,表 示晶片黏着到晶片焊垫,及晶片上端点到引线的打 线接合。 图2a是根据先前技艺,一打线接合的与(用引线)拉 引线的接近晶片尺寸封装(CSP)之横截面图示,表示 利用引线连接到下一阶层的构装。 图2b是根据先前技艺,一打线接合的与(不用引线) 无引线的接近-CSP之横截面图示,表示利用焊锡凸 块或球连接到下一阶层的构装。 图2c是根据先前技艺,一覆晶与拉引线的接近-CSP之 横截面图示,表示利用引线连接到下一阶层的构装 。 图2d是根据先前技艺,一覆晶与无引线的接近-CSP之 横截面图示,表示利用锡球连接到下一阶层的构装 。 图3a是根据先前技艺,一模版引线框架的上视图,表 示一背面接合的晶片打线接合连接到引线框架的 引线。 图3b是根据先前技艺,一模版引线框架的上视图,表 示经一焊锡回焊制程一覆晶连接到引线框架的引 线。 图4是根据本发明,以一可接合材料预电镀在均匀 厚度的金属膜两边之横截面图示。 图5是根据本发明,图4金属膜的横截面图示,其中仅 对应两晶片位置的表面上的预电镀已形成图案,其 每一位置包括一晶片焊垫与包围每一晶片焊垫之 引线接点。 图6是根据本发明,图4电镀金属膜的横截面图示,其 已部份形成图案。 图6a是根据本发明,表示一矩阵的部份具图案之引 线框架的上视图。 图6b及6c表示图6a所示矩阵中的引线框架之渐进放 大的上视图。 图7a是根据本发明,图6部份具图案的金属膜之横截 面图示,其中一晶片已被黏着到在两晶片位置之各 个晶片焊垫上。 图7b是根据本发明,晶片与晶片焊垫间之接点的放 大图示,表示包括环氧树脂或焊锡的黏着。 图8是根据本发明,图7a或7b晶片黏着的金属膜之横 截面图示,其中每个晶片上的端点已被打线接合到 形成在每个晶片位置上的引线部份。 图9是根据本发明,图8打线接合的引线框架之横截 面图示,其中金属膜的上表面,包括该晶片与打线 接合已被气密密封在一封胶中。 图10是根据本发明,已从背面蚀刻移除每个引线框 架的第一区域与膜中的通道区域之图9的气密紧密 封装之横截面图示。 图11是根据本发明形成两分离的封装件,两接近晶 片尺寸部份具图案的封装件之横截面图示,其中该 封胶已在通道区域被切断。 图12a是根据本发明,图11的切断封装件之一的上视 图,表示该晶片、接点与导线连接晶片端点到引线 接点,及具有一打线接合的接点之一的放大横截面 。 图12b是根据本发明,晶片焊垫与接点之一之间区域 的横截面图示,表示为了提供锚定与防止剥离使用 垂直表面上的"唇"与成型材料接触。 图12c是根据本发明,晶片焊垫与接点之一之间区域 的横截面图示,表示为了提供锚定与防止剥离使用 垂直表面上不同形状的空腔与成型材料接触。 图13a-13f是根据本发明,可以被使用来提供锚定方 法给图12b与12c中所示垂直表面上的成型材料之各 种空腔图。 图14是根据本发明,总结形成一部份具图案的封装 的各种制程步骤之流程图。 图15a是根据本发明,表示一封装件具周边I/O建构之 上视、侧视及底视图。 图15b是根据本发明,表示一封装件具I/O焊垫阵列建 构之上视、侧视及底视图。 图16是根据本发明,图4一金属膜的横截面图示,其 中仅对应两覆晶位置的上表面之预电镀已形成图 案,其各位置包括一晶片接收区域及包围各晶片接 收区域之引线。 图17是根据本发明,图16中已部份具图案形成一网 状引线框架(即网状结构)之电镀金属膜的横截面 图示。 图18是根据本发明,表示覆晶(FC)接合之一晶片接合 的引线框架(FCL)之横截面图示。 图19是根据本发明,图18FCL的横截面图示,其中金属 膜的上表面,包括该晶片,已气密封装在一封胶中 。 图20是根据本发明,已从背面蚀刻选择性移除个别 引线间与凹陷晶片接收区域间的网状部份之图19 的气密紧密封装之横截面图示。 图21是根据本发明,已从图20的封装切断之两接近 晶片尺寸部份具图案的封装件之横截面图示。 图22a是根据本发明,图21切断的封装件之一的上视 图,表示晶片与引线连接晶片端点到引线的终端部 份,其接着连接到下一阶层的构装。 图22b是根据本发明,覆晶与连接到表示一引线的两 端点连接之下一阶层构装间区域的放大横截面图 示。 图23是根据本发明,总结形成支撑一覆晶的一部份 具图案的封装件之各种制程步骤的流程图。 图24a及24b是根据本发明,表示已被切断之两接近晶 片尺寸部份具图案的封装件之横截面图示与下视 图,及接着提供具球栅阵列连接点来连接到下一阶 层的构装以形成一ELGA型式的封装。 图25a及25b是根据本发明,表示本发明的另一具体实 施例,其中图24a及24b的封装件个别地以铝线超音波 接合,及或者利用铜线球接合的技术。
地址 印尼巴丹岛