发明名称 |
适用于JPEG2000标准的高速EBCOT编码器 |
摘要 |
本发明提出一种适用于JPEG2000标准的,硬件消耗少、处理速度快的EBCOT编码器VLSI结构,以进一步提高JPEG2000编码系统的性能。本发明提出的EBCOT编码器内部采用了4组BIT平面作为缓存,分别代表两组被编码的位平面、符号平面和状态平面,以大大降低对外部MEMORY的存取频率;采用“探测—编码”的加速技术,将三个编码扫描过程合为一个扫描过程,以提高编码效率;同时运用2级流水时序,以进一步提高执行速度。本发明大大提高了JPEG2000数字图像压缩编码芯片的编码速度,可满足许多高端实时的多媒体应用领域。 |
申请公布号 |
CN1216485C |
申请公布日期 |
2005.08.24 |
申请号 |
CN03129689.0 |
申请日期 |
2003.07.03 |
申请人 |
复旦大学 |
发明人 |
华林;朱珂;周晓方;章倩苓 |
分类号 |
H04N1/41;H04N7/26;H03M7/30 |
主分类号 |
H04N1/41 |
代理机构 |
上海正旦专利代理有限公司 |
代理人 |
陆飞 |
主权项 |
1、一种适用于JPEG2000标准的EBCOT编码器,是基于现有EBCOT编码器的改进,其特征在于其内部采用4组位平面作为缓存,分别代表被编码的二个位平面、一个符号平面和一个状态平面,以降低对外部存储器的存取频率;采用“探测—编码”的加速技术,将三个编码扫描过程合为一个扫描过程,以提高编码效率;同时运用2级流水时序,以提高执行速度;其中,所述的“探测—编码”加速技术是:(1)对于整个位平面的三个编码过程:“重要性传播过程”、“幅度精炼过程”和“清除过程”,跳过无需编码的像素;(2)对于整个位平面的三个编码过程:“重要性传播过程”、“幅度精炼过程”和“清除过程”,跳过无需编码的列;(3)对于一个码块的各个位平面之间,跳过无需编码的层Level Skipping;所述的两级流水时序,其第一级电路包括:两个8×8的位平面的缓存PLAN_A(502)、PLAN_B(503)和一个8×8的符号平面的缓存SIGN_PLAN(501);标志着每个位平面的层数的寄存器LEVEL_A(505)、LEVEL_B(506);表示两个位平面缓存PLAN_A(502)、PLAN_B(503)是满还是空的标志位BPSA(513)、BPSB(514);表示哪一个位平面被编码,哪一个LEVEL被输出的标志位CODING_PLAN;一个4×4的可编程的“游动探测窗”(515)和相应的16位的探测器(516);“游动窗”的起始地址seg_addr(507)和探测器(516)探测到的待编码地址bit_addr(509);第二级电路包括:三合一的编码器(517)和输出结果寄存器CX(519)和D(520);两组状态机cp_fsm0(511)和cp_fsm1(512)分别控制两级流水的运行。 |
地址 |
200433上海市邯郸路220号 |