| 发明名称 | 半导体器件及其制造方法 | ||
| 摘要 | 本发明提供半导体器件及其制造方法，防止随着具有加高源/漏极构造的MOSFET的栅极电极的微细化而在栅极电极和源/漏极区域之间引起短路的问题。在硅衬底(10)上形成的具有加高源/漏极构造的MOSFET，包括：栅极侧壁绝缘膜，在栅极电极(20)的上部侧面具有第1氮化膜(16)、氧化膜(17)和第2氮化膜(18)构成的三层构造，在栅极电极的下部侧面具有由氧化膜(17)和第2氮化膜(18)构成的两层构造；以及加高源/漏极区域，由在硅衬底的表面有选择地形成的杂质区域和从该表面生长的杂质区域构成。 | ||
| 申请公布号 | CN1649173A | 申请公布日期 | 2005.08.03 |
| 申请号 | CN200510006739.4 | 申请日期 | 2005.01.31 |
| 申请人 | 株式会社东芝 | 发明人 | 安武信昭 |
| 分类号 | H01L29/78;H01L21/336 | 主分类号 | H01L29/78 |
| 代理机构 | 永新专利商标代理有限公司 | 代理人 | 胡建新 |
| 主权项 | 1.一种半导体器件，其特征在于，形成了绝缘栅型晶体管，该绝缘栅型晶体管包括：栅极电极，在半导体衬底上间隔着栅极绝缘膜形成；栅极侧壁绝缘膜，在上述栅极电极的上部侧面具有由第1氮化膜、氧化膜和第2氮化膜构成的三层构造，并在上述栅极电极的下部侧面具有由上述氧化膜和第2氮化膜构成的两层构造；以及加高源/漏极区域，由在上述半导体衬底的表面有选择地形成的杂质区域和从该表面生长的杂质区域构成。 | ||
| 地址 | 日本东京都 | ||