SIGMA－DELTA模拟至数字转换器及其方法

摘要

sigma－delta模拟至数字转换器(10)具有DEM(14)，便于数据加权平均，以选择负反馈环数字至模拟转换器(15)的特定单位码元，DEM(14)实质上包括对传输延迟影响不大的传输门。因此，由反馈环提供的反馈信号是在ADC(10)本身的当前编码输出之后的仅仅一个时钟循环。因此，可以实现较高解析度的转换器。DEM(14)利用重复序列选择特定的单位码元。在一些实施例中，序列使用的方向以不同的方式反向，以减小谐波失真。

主权项

1.一种sigma-delta模拟至数字转换器，具有：时钟；转换器输出端，操作上耦合至时钟，从而随每一个时钟脉冲提供新近确定的输出信息；负反馈环，操作上耦合至转换器输出端，并且其包括操作上耦合至模拟至数字转换器的输入端的嵌入的数字至模拟转换器，该数字至模拟转换器提供反馈信号输出；动态码元匹配单元，其操作上耦合至嵌入的数字至模拟转换器，其中动态元件匹配单元保证在反馈信号输出端的合成反馈信号与在最新近确定的输出信息之后仅仅一个时钟循环的输出信息对应，以及其中动态码元匹配单元在嵌入的数字至模拟转换器中分配至少一个特定的码元，作为转换器输出端的函数，其中该转换器输出对应于到模拟至数字转换器的输入端的模拟输入，该模拟输入是当前被提交给模拟至数字转换器的输入端的先前模拟输入。