半导体存储器件

摘要

本发明公开了一种半导体存储器件，使得在具有差动单元的半导体存储器件中能进行各单个位单元的评价。在正常操作时，放大第1位单元(10)和第2位单元(20)的差的差动放大器30的输出作为读出数据被输出。在检查模式中，第1控制信号(SC1)设定为“H”时，差动放大器(30)的输出固定为“H”，第1位单元(10)的输出经栅极(41、43)读出。

主权项

1.一种半导体存储器件，其特征在于，包括：第1位单元及第2位单元，构成为存储表示彼此相反的逻辑状态的数据；差动放大器，输入上述第1位单元及第2位单元的输出，放大其差并输出；以及选择单元，在正常操作时，将上述差动放大器的输出作为读出数据输出，另一方面，在由第1控制信号指示了读出上述第1位单元的输出时，或者在由第2控制信号指示了读出上述第2位单元的输出时，选择输出该位单元的输出，而不是输出上述差动放大器的输出。