发明名称 |
半导体装置及其制造方法 |
摘要 |
本发明提供一种防止凹陷的产生并降低电阻元件的寄生电容来实现高性能的电路工作的SOI器件。在电阻区RR中,在与螺旋电感SI的布置区对应的SOI层3的表面内,以在中间夹有SOI层3的方式布置多个沟槽隔离绝缘膜4,在各沟槽隔离绝缘膜4上分别布置有电阻元件30。沟槽隔离绝缘膜4具有下述混合隔离构造:在部分贯穿SOI层3到达隐埋氧化膜2成为完全隔离构造,在两端缘部,在其下部具有SOI层3成为部分隔离构造。 |
申请公布号 |
CN1649160A |
申请公布日期 |
2005.08.03 |
申请号 |
CN200410082145.7 |
申请日期 |
2004.12.17 |
申请人 |
株式会社瑞萨科技 |
发明人 |
岩松俊明;一法师隆志 |
分类号 |
H01L27/12;H01L29/78;H01L21/84;H01L21/336 |
主分类号 |
H01L27/12 |
代理机构 |
中国专利代理(香港)有限公司 |
代理人 |
徐谦;叶恺东 |
主权项 |
1.一种半导体装置,具备:SOI基板,具有成为基座的基板部、布置在该基板部上的隐埋氧化膜、以及布置在该隐埋氧化膜上的SOI层;多个第1元件隔离绝缘膜,在上述SOI基板上的第1区的上述SOI层的主面内,布置成在中间夹有上述SOI层;以及多个电阻元件,分别布置在上述第1区的上述多个第1元件隔离绝缘膜上,其中,上述多个第1元件隔离绝缘膜的每一个成为至少一部分贯穿上述SOI层到达上述隐埋氧化膜的完全隔离构造。 |
地址 |
日本东京都 |