| 摘要 |
本发明系揭示一种静电放电(ESD)保护电路(201)，其在一IC中与高压容忍输出入(I／O)电路配合使用。此系藉由从该I／O垫至一较小升压汇流排(BOOST BUS)提供一小型ESD二极体(217)而完成。该BOOST BUS系用以供应一触发电路(203)电力。此路径在一ESD事件期间由于该触发电路中之最小电流消散而具有极小电流流动。从该I／O垫至该触发电路(203)，有二极体降，但仅为极小之IR电压降。该触发电路(203)控制较大串联定位NMOSFET(207、209)。最终结果为增加两定位NMOSFET(207、209)之闸极至源极电压(VGS)，藉此增加该等串联定位NMOSFET(207、209)之导电性。此减低该等NMOSFET(207、209)各自之导通电阻，藉此改良该ESD效能，及减低实施坚固ESD保护电路所需之布局面积。 |
