具有进阶测试模式之半导体记忆装置

摘要

一种用以测试一半导体记忆装置的操作之装置，此装置在压缩测试模式中具有多数个排址，此装置包括一用以接收一外部排址位址之内部位址产生器，以及对应于一排址插置测试讯号所产生之内部排址位址；一用以接收内部排址位址之读取操作测试区块以及测试该半导体记忆装置的一读取操作以回应排址插置测试讯号；以及一写入操作测试区块，用以接收内部排址位址与测试半导体记忆装置的写入操作。