发明名称 | 半导体装置 | ||
摘要 | 一种半导体装置,在n-外延层设置p+型半导体层的肖特基势垒二极管中,不考虑IR,可实现低VF,但和通常的肖特基势垒二极管相比,一般VF较高。当适宜地选择肖特基金属层时,可降低VF,但要进一步降低则有限。另一方面,如果降低n-型半导体层的比电阻,虽可实现VF,但仍具有耐压劣化的问题。在可确保规定耐压的第一n-型半导体层上层积比电阻低的第二n-型半导体层。p+型半导体区域与第二n-型半导体层相同或比其深。由此,在可通过耗尽层的夹断抑制IR的肖特基势垒二极管中,可降低VF,且可确保规定的耐压。 | ||
申请公布号 | CN1638151A | 申请公布日期 | 2005.07.13 |
申请号 | CN200410012020.7 | 申请日期 | 2004.09.28 |
申请人 | 三洋电机株式会社 | 发明人 | 冈田哲也;斋藤洋明 |
分类号 | H01L29/872;H01L21/329 | 主分类号 | H01L29/872 |
代理机构 | 北京市柳沈律师事务所 | 代理人 | 李贵亮;杨梧 |
主权项 | 1、一种半导体装置,其特征在于,包括:一导电型半导体衬底;设置在该衬底上的第一一导电型半导体层;设置在所述第一一导电型半导体层上,且具有比该第一一导电型半导体层低的比电阻的第二一导电型半导体层;设置在所述第一及第二一导电型半导体层上的多个反向导电型半导体区域;设于所述反向导电型半导体层及所述第二一导电型半导体层的表面,且至少和该第二一导电型半导体层表面形成肖特基结的金属层,其中,相互邻接的所述反向导电型半导体区域以施加反方向的电压时从该反向导电型半导体区域延伸的耗尽层夹断的距离间隔配置。 | ||
地址 | 日本大阪府 |