| 主权项 |
1.一种边际扫瞄测试介面中传输隐藏讯号之装置,该边际扫瞄测试介面系依据一预定之状态移转图而运作,该状态移转图根据一输入而进行状态移转,其中,所进行之状态移转包括至少一无作用状态回圈,该装置包括:一状态侦测器,用以监测该输入,以当侦测出有一第一预设输入串时,产生一第一资料的输出,之后,当侦测出有一第二预设输入串时,产生一第二资料的输出,其中,该第一预设输入串及第二预设输入串系符合该无作用之状态回圈的不同输入串。2.如申请专利范围第1项所述之装置,其更包括一移位暂存器,用以储存该状态侦测器所输出之第一及第二资料之组合。3.如申请专利范围第2项所述之装置,其中,该边际扫瞄测试介面为一接合测试行动组(JTAG)介面,该输入为一模式选择输入(TMS)。4.如申请专利范围第2项所述之装置,其中,该边际扫瞄测试介面为一IEEE 1149.1介面,该输入为一TMS输入。5.如申请专利范围第2项所述之装置,其中,该边际扫瞄测试介面为一IEEE 1149.4之数位测试存取埠(Digital Test Access Port)介面,该输入为一TMS输入。6.如申请专利范围第3项所述之装置,其中,该状态移转图系初始于一测试-逻辑重置(Test-Logic Reset)状态,且在TMS输入为1时状态保持不变,当TMS输入为0时,状态移转为执行-测试/闲置(Run-Test/Idle)状态,且在TMS输入为0,状态保持不变,当连续三个TMS输入为1时,状态移转为测试-逻辑重置(Test-Logic Reset)状态,而形成该至少一无作用状态回圈。7.如申请专利范围第6项所述之装置,其中,该第一预设输入串为'0111',该第二预设输入串为'1'。8.如申请专利范围第7项所述之装置,其中,该第一资料为'1',该第二资料为'0'。9.如申请专利范围第6项所述之装置,其中,该第一预设输入串为'00111',该第二预设输入串为'1',当中0代表至少一个0。10.如申请专利范围第9项所述之装置,其中,该第一资料为'1',该第二资料为'0'。11.一种边际扫瞄测试介面中传输隐藏讯号之方法,该边际扫瞄测试介面系依据一预定之状态移转图而运作,该状态移转图根据一输入而进行状态移转,其中,所进行之状态移转包括至少一无作用状态回圈,该方法包括:(A)监测该输入,以当侦测出有一第一预设输入串时,产生一第一资料的输出,其中,该第一预设输入串系符合该无作用之状态回圈的一输入串;以及(B)监测该输入,当侦测出有一第二预设输入串时,产生一第二资料的输出,其中,该第二预设输入串系不同于该第一预设输入串且符合该无作用之状态回圈的输入串。12.如申请专利范围第11项所述之方法,其更包括一步骤(C)以储存该输出之第一及第二资料之组合。13.如申请专利范围第12项所述之方法,其中,该边际扫瞄测试介面为一接合测试行动组(JTAG)介面,该输入为一模式选择输入(TMS)。14.如申请专利范围第12项所述之方法,其中,该边际扫瞄测试介面为一IEEE 1149.1介面,该输入为一TMS输入。15.如申请专利范围第12项所述之方法,其中,该边际扫瞄测试介面为一符合IEEE 1149.4之数位测试存取埠(Digital Test Access Port)介面,该输入为一TMS输入。16.如申请专利范围第13项所述之方法,其中,该状态移转图系初始于一测试-逻辑重置(Test-Logic Reset)状态,且在TMS输入为1时状态保持不变,当TMS输入为0时,状态移转为执行-测试/闲置(Run-Test/Idle)状态,且在TMS输入为0,状态保持不变,当连续三个TMS输入为1时,状态移转为测试-逻辑重置(Test-Logic Reset)状态,而形成该至少一无作用状态回圈。17.如申请专利范围第16项所述之方法,其中,于步骤(A)中,该第一预设输入串为'0111',该第一资料为'1',且于步骤(B)中,该第二预设输入串为'1',该第二资料为'0'。18.如申请专利范围第16项所述之方法,其中,于步骤(A)中,该第一预设输入串为'00111',该第一资料为'1',当中0代表至少一个0,且于步骤(B)中,该第二预设输入串为'1',该第二资料为'0'。图式简单说明:图1系为习知JTAG介面之架构图。图2系为JTAG介面之TAP控制器的状态移转图。图3系依据本发明之边际扫瞄测试介面的架构图。图4系显示TAP控制器的状态移转图中之无作用之状态回圈。图5系为依据本发明之边际扫瞄测试介面的机密资料侦测器之电路图。图6系为状态侦测器之运作流程图。 |
