| 主权项 |
1.一种覆晶球格阵列式封装,包括:一金属基板,具有一第一表面及一第二表面,且该金属基板具有一晶片放置开口,该晶片放置开口具有一晶片放置区、一点胶区及一抽真空区,其中该点胶区及该抽真空区系与该晶片放置区相连,并为沿该晶片放置区之对角往外延伸之一对区域;一薄膜内连线层,覆于该金属基板之该第一表面该薄膜内连线层具有一第一介电层以及一第一导线层,该第一介电层覆于该金属基板之该第一表面,该第一导线层覆于该第一介电层,其中,在晶片放置开口中之该第一介电层内更具有复数个凸块开口;一积层结构层,覆于该薄膜内连线层,具有复数个第二介电层以及复数个第二导线层彼此交替,每二个相邻之该些第二导线层之间具有一该第二介电层;一覆晶晶片,贴附于该晶片放置开口内,该覆晶晶片具有一主动表面,以及复数个凸块形成于该主动表面上,该覆晶晶片系藉由该些凸块电性连接至该些凸块开口所暴露出之该第一导线层;一防焊层,覆于该积层结构层,该防焊层具有复数个开口,以暴露出部份之最远离该金属基板之该第二导线层;一底胶,填入于该些凸块的间隙;以及复数个焊球,电性连接至该防焊开口所暴露出之部份之最远离该金属基板之该第二导线层。2.如申请专利范围第1项所述之覆晶球格阵列式封装,更包括一贯孔,位于该金属基板之该晶片放置区之外,贯穿该第一介电层及与该第一介电层相邻之该第二介电层以接触最接近该金属基板之该第二导线层,并接触该金属基板,且同时接触该第一导线层。3.如申请专利范围第2项所述之覆晶球格阵列式封装,其中该金属基板系作为接地点。4.如申请专利范围第1项所述之覆晶球格阵列式封装,该晶片放置开口之该晶片放置区系呈略大于该覆晶晶片的形状。5.如申请专利范围第1项所述之覆晶球格阵列式封装,其中该第一导线层及该些第二导线层的线路图案在对应该晶片放置开口的边缘处系呈波浪状。6.如申请专利范围第1项所述之覆晶球格阵列式封装,更包括一封胶,填入于该晶片放置开口,以包覆该底胶,包围该覆晶晶片,并暴露出部份之该覆晶晶片。7.一种覆晶球格阵列式封装方法,包括:提供一金属基板,具有一第一表面及一第二表面;以薄膜沈积法形成一内连线层,覆于该金属基板之该第一表面,形成一第一介电层以及一第一导线层,该第一介电层覆于该金属基板之该第一表面,该第一导线层覆于该第一介电层;以积层法形成一积层结构层,覆于该内连线层,包括:形成一第二介电层,形成一第二导线层覆于该第二介电层,重覆此步骤数次,以形成该积层结构层;形成一防焊层,覆于该积层结构层,该防焊层具有复数个开口以暴露出部份之最远离该金属基板之该第二导线层;形成一晶片放置开口,于该金属基板之该第二表面,以暴露出部份之该第一介电层,该晶片放置开口具有一晶片放置区、一点胶区及一抽真空区,其中该点胶区及该抽真空区系与该晶片放置区相连,并为沿该晶片放置区之对角往外延伸之一对区域;形成复数个凸块开口,于暴露出之该第一介电层内,以暴露出部份之该第一导线层;贴附一覆晶晶片于该晶片放置开口内,该覆晶晶片具有一主动表面,以及复数个凸块形成于该主动表面上,使该些凸块与该些凸块开口所暴露出之该第一导线层电性连接;进行一填底胶步骤,于该晶片放置开口之该点胶区进行点胶,并于该抽真空区进行抽真空,以将一底胶填入该些凸块的间隙;以及进行一植球步骤,将复数个焊球电性连接至该防焊层所暴露出之部份之最远离该金属基板之该第二导线层。8.如申请专利范围第7项所述之覆晶球格阵列式封装方法,其中在形成该积层结构层的步骤中,更包括:形成一贯孔,位于该金属基板之该晶片放置区之外,贯穿该第一介电层及与该第一介电层相邻之该第二介电层,以接触最接近该金属基板之该第二导线层及该金属基板,并同时接触该第一导线层。9.如申请专利范围第8项所述之覆晶球格阵列式封装方法,其中形成该贯孔的方法包括雷射钻孔及电镀。10.如申请专利范围第9项所述之覆晶球格阵列式封装方法,其中该金属基板系连接至接地。11.如申请专利范围第7项所述之覆晶球格阵列式封装方法,形成该些凸块开口的方法包括雷射钻孔。12.如申请专利范围第7项所述之覆晶球格阵列式封装方法,其中形成该第一导线层及该些第二导线层的方法包括,在对应该晶片放置开口的边缘处系形成呈波浪状的线路图案。13.如申请专利范围第7项所述之覆晶球格阵列式封装方法,更包括一封胶步骤,以一封胶材料填入该晶片放置开口,以包覆该底胶,包围该覆晶晶片,并暴露出部份之该覆晶晶片。图式简单说明:第1~10图绘示依照本发明之较佳实施例的一种覆晶球格阵列封装制程流程剖视图;第11图绘示依照本发明之较佳实施例的晶片放置开口之一例示的平面图;以及第12图绘示依照本发明之较佳实施例的各导线层之线路图案之一例示的平面图。 |
