| 主权项 |
1.一种多晶片封装构造,其包含:一导线架,其具有复数个第一引脚、复数个第二引脚、及复数个承座连接于该复数个第一引脚;一第一晶片,其具有一主动表面、一背面、复数个接垫分别地配置于该第一晶片之该主动表面上、及复数个凸块配置于该接垫上,用以电性连接至该导线架之该承座;一第二晶片,其具有一主动表面、一背面,黏着于该第一晶片之该背面上、及复数个打线接垫配置于该第二晶片之该主动表面上;复数条焊线,用以将该第二晶片之该打线接垫电性连接至该导线架之该复数个第二引脚;以及一封胶体,包封该第一晶片、该第二晶片、该焊线、及该导线架之该承座,并裸露出该第一引脚之部分及该第二引脚之部分,用以连接至一外部电路板。2.依申请专利范围第1项之多晶片封装构造,其中该承座具有一凹处,用以容纳该凸块。3.依申请专利范围第2项之多晶片封装构造,其中该凹处中涂布一预焊剂。4.依申请专利范围第1项之多晶片封装构造,其中与该焊线相连接之该导线架之该第二引脚系以金电镀。5.依申请专利范围第1项之多晶片封装构造,其中该导线架之该第一及该第二引脚另具有复数个肩部,配置于该封胶体中。6.依申请专利范围第1项之多晶片封装构造,其中该第一晶片另具有复数个凸块下金属层,配置于该复数个接垫上。7.依申请专利范围第1项之多晶片封装构造,其中该第一晶片另具有至少一个桥接焊垫,配置于该背面上,且该多晶片封装构造另具有至少一个第一桥接焊线,将该第二晶片之该打线焊垫中之一者,连接至该桥接焊垫,以及一至少一个第二桥接焊线,将该桥接焊垫连接至该第二引脚中之一者。8.依申请专利范围第1项之多晶片封装构造,其中该导线架另具有一共同承座,电性连接至该复数个凸块。9.依申请专利范围第8项之多晶片封装构造,其中该共同承座之部分系裸露于该封胶体外。10.依申请专利范围第1项之多晶片封装构造,其中该焊线系横向地将该第二晶片之该接垫连接于该第二引脚,而该承座皆纵向地连接于该第一引脚。11.依申请专利范围第1项之多晶片封装构造,其中该第一晶片之该凸块系为一焊锡凸块。12.依申请专利范围第1项之多晶片封装构造,其中该第一晶片之该凸块系为一金凸块。13.一种多晶片封装构造之制造方法,包含下列步骤:提供复数个第一晶片,每个皆具有一主动表面、一背面、及复数个接垫配置于该主动表面上;于该复数个接垫上形成复数个凸块;提供复数个第二晶片,每个皆具有一主动表面、一背面、及复数个打线接垫配置于该主动表面上;将该第二晶片之该背面黏着于该第一晶片之该背面上;提供一导线架条,具有复数个导线架,每个皆包含复数个第一引脚、复数个第二引脚、及复数个承座连接于该复数个第一引脚;将该第一晶片之该主动表面之该凸块放置于该导线架之该承座上,且将该凸块电性连接至该承座;提供复数条焊线,用以将该第二晶片之该复数个打线接垫电性连接至该导线架之该复数个第二引脚;模造一封胶体,包封该第一晶片、该第二晶片、该焊线、及该导线架之该承座,并裸露出该第一引脚之部分及该第二引脚之部分;以及切割该导线架条,以形成该多晶片封装构造。14.依申请专利范围第13项之多晶片封装构造之制造方法,另包含步骤:提供复数个胶带,贴附于该第一引脚之部分及该第二引脚之部分;以及于该封胶体模造之后,移除该胶带,用以裸露出该第一引脚之该部分及该第二引脚之该部分。15.依申请专利范围第13项之多晶片封装构造之制造方法,另包含步骤:于该复数个接垫上形成复数个凸块下金属层。16.依申请专利范围第13项之多晶片封装构造之制造方法,另包含步骤:蚀刻该导线架,而于该第一及第二引脚上形成复数个肩部。17.依申请专利范围第13项之多晶片封装构造之制造方法,另包含步骤:将该第二引脚以金电镀。18.依申请专利范围第13项之多晶片封装构造之制造方法,另包含步骤:于该导线架之该承座上形成一凹处,用以容纳该凸块。19.依申请专利范围第18项之多晶片封装构造之制造方法,另包含步骤:于该凹处中涂布一预焊剂,用以辅助该凸块连接至该承座。20.依申请专利范围第13项之多晶片封装构造之制造方法,另包含步骤:于该第一晶片之该背面上形成至少一个桥接焊垫,提供至少一个第一桥接焊线,用以将该第二晶片之该复数条个打线接垫中之至少一者电性连接至该桥接焊垫;以及提供至少一个第二桥接焊线,用以将该桥接焊垫电性连接至该导线架之该复数条个第二引脚中之至少一者。图式简单说明:第1图为先前技术之多晶片封装构造之剖面示意图,显示一并排式多晶片封装构造。第2图为先前技术之多晶片封装构造之剖面示意图。第3图为先前技术之多晶片封装构造之剖面示意图。第4图为根据本发明之第一实施例之多晶片封装构造之横剖面示意图。第5图为根据本发明之第一实施例之多晶片封装构造之下平面示意图。第6图为根据本发明之第一实施例之一导线架条之上视示意图。第7图为该导线架条沿第6图之该剖面线7-7之剖面示意图。第8图为该导线架条沿第6图之该剖面线8-8之剖面示意图。第9图为第7图所示之该导线架条蚀刻后之剖面示意图。第10图为第8图所示之该导线架条蚀刻后之剖面示意图。第11图为根据本发明之第一实施例之一第一晶片、一第二晶片及一导线架之剖面示意图。第12图为根据本发明之第一实施例之多晶片封装构造于模造封胶体之前之立体示意图。第13图为根据本发明之第一实施例之多晶片封装构造之剖面示意图,其显示复数个胶带贴附于复数个引脚。第14图为根据本发明之另一替代实施例之该多晶片封装构造之剖面示意图。第15图为根据本发明之第二实施例之多晶片封装构造之剖面示意图。第16图为根据本发明之第二实施例之多晶片封装构造之下视示意图。第17图为根据本发明之第三实施例之多晶片封装构造于模造封胶体之前之立体示意图。 |
