发明名称 选择性延时乘法结果的运算器和方法
摘要 一个运算器用于执行三个操作数A、B和C的乘法和加法运算,其中A是被乘数,B是乘数,C是加数。运算器包括用于接收操作数A和B并提供乘积AB的乘法器单元。运算器也包括具有连接到乘法器输出的输入和输出的寄存器,以及多路转接器具有连接到乘法器输出的第一数据输入、连接到寄存器输出的第二数据输入、触发指令输入和数据输出。运算器还包括:旁路判断装置,包括用于接收操作数A和B的输入级,以及包括连接到触发指令输入的输出;以及加法器,具有连接到多路转接器数据输出的第一加法器输入和第二加法器输入。
申请公布号 CN1203399C 申请公布日期 2005.05.25
申请号 CN00802160.0 申请日期 2000.08.02
申请人 皇家菲利浦电子有限公司 发明人 O·吉奥梅
分类号 G06F7/544;G06F7/52 主分类号 G06F7/544
代理机构 中国专利代理(香港)有限公司 代理人 吴立明;张志醒
主权项 1.一种运算器,用于执行三个操作数A、B和C的乘法和加法运算,其中A是被乘数,B是乘数,C为加数,该运算器包括:一个乘法器单元(22),包括用来接收操作数A和B的输入级,乘法器单元(22)用于将A和B相乘得到乘积AB,乘法器单元包含提供乘积AB的输出(28);一个乘积寄存器(30),具有输入和输出,其输入连接到乘法器单元的输出(28);一个多路转接器(40),具有连接到乘法器单元输出的第一多路转接器数据输入、多路转接器数据输出(46)、和触发命令输入(48),该触发命令输入(48)用于控制在所述多路转接器中,多路转接器数据输出是连接到第一多路转接器数据输入还是连接到第二多路转接器数据输入,其特征在于:所述多路转接器(40)的第二多路转接器数据输入,连接到乘积寄存器的输出(34),以及所述运算器还包括:一个旁路判断装置(60),包括用来接收操作数A和B的输入级,并且包括一个输出连接到触发命令输入(48),所述旁路判断装置(60)用于触发多路转接器(40),用以根据指示乘法器单元(22)在当前时钟周期的初期已经完成操作的具有小于乘法器阈值的值的操作数A和B,将第一多路转接器数据输入连接到多路转接器数据输出,以及用于触发多路转接器(40),用以根据指示乘法器单元(22)在当前时钟周期的初期没有完成操作的具有大于乘法器阈值的值的操作数A和B,将第二多路转接器数据输入连接到多路转接器数据输出;和一个加法器(50),具有第一加法器输入和第二加法器输入(54),第一加法器输入连接到多路转接器数据输出(46),并且用于接收乘积AB,第二加法器输入(54)用于接收加数C,所述加法器用来将乘积AB和C相加,并具有提供AB+C之和的加法器输出。
地址 荷兰艾恩德霍芬