发明名称 |
提供功率优化的高速缓冲存储器组选择的方法和系统 |
摘要 |
一种用于访问至少具有两个在相同地址存储数据的路的数据高速缓冲存储器的系统和方法。第一和第二标签存储器存储识别在每一路中存储的数据的第一和第二组标签。翻译装置从系统地址确定识别一路的标签。第一比较器比较该地址中的标签和在第一标签存储器中存储的标签。第二比较器比较该地址中的标签和在第二标签存储器中存储的标签。响应一访问方式信号,时钟信号电路向一路或两路提供时钟信号。该系统可以工作在高速访问方式从而向该相联数据高速缓冲存储器的两路提供时钟,或者可以工作在高功率效率工作方式从而只向被来自该第一和第二比较器的输出选择的一路提供时钟信号。 |
申请公布号 |
CN1617112A |
申请公布日期 |
2005.05.18 |
申请号 |
CN200410090978.8 |
申请日期 |
2004.11.11 |
申请人 |
国际商业机器公司 |
发明人 |
A·小科雷亚莱;J·N·迪芬德弗;R·L·戈迪兹;T·P·斯佩耶;W·R·雷奥尔 |
分类号 |
G06F12/08 |
主分类号 |
G06F12/08 |
代理机构 |
北京市中咨律师事务所 |
代理人 |
于静;杨晓光 |
主权项 |
1.一种用于访问具有第一和第二路的两路相联数据高速缓冲存储器的系统,包括:用于响应一访问方式信号而有选择地向所述两路相联高速缓冲存储器的一路或两路施加时钟脉冲的时钟电路;被连接为同时向所述两路相联高速缓冲存储器的每个所述组施加一地址的地址电路;用于响应一识别所述相联高速缓冲存储器的一个所述路的选择信号,从所述相联高速缓冲存储器的一个所述组中选择数据的输出多路转换器。 |
地址 |
美国纽约 |