发明名称 快闪记忆体结构及其制作方法
摘要 首先提供一具有一P型浅掺杂区之基底,并于基底表面形成至少一堆叠闸极,且堆叠闸极包含有一隧穿氧化层、一浮动闸极、一ONO层及一控制闸极,接着于堆叠闸极侧边之基底中形成一P型深掺杂区,随后氧化浮动闸极与控制闸极之边缘部分,以形成一圆弧型绝缘阻障层,最后再于堆叠闸极两侧之基底中形成一汲极与一源极。
申请公布号 TW200516722 申请公布日期 2005.05.16
申请号 TW092130992 申请日期 2003.11.05
申请人 力晶半导体股份有限公司 发明人 王进忠;杜建志;宋达;洪至伟;黄明山
分类号 H01L21/8247 主分类号 H01L21/8247
代理机构 代理人 许锺迪
主权项
地址 新竹市新竹科学工业园区力行一路12号