| 摘要 |
一种处理器晶片，该处理器晶片包含：(1)复数个处理核心，其中各处理核心为多线，该复数个处理核心系位于处理器晶片之区域；(2)复数个快取记忆库记忆体；(3)一纵横式网路，其可连接该复数个处理核心与该复数个快取记忆库记忆体，该纵横式网路包含一仲裁器，该仲裁器系用以仲裁由该复数个处理核心所接收之具可用输出之多重请求，该仲裁器包含一桶移位器及优先序编码器，该桶移位器系用以旋转该多重请求以施行动态优先处理，该优先序编码器与各可用输出有关，各优先序编码器具有用以令优先序编码器无法输出之逻辑闸。本发明亦包含在多核心多线处理器内仲裁请求之方法。 |
