非易失性半导体存储装置

摘要

防止误写入的非易失性半导体存储装置。多个存储器晶体管串联，两端分别通过选择栅极晶体管连接到位线和公用源极线上构成NAND单元。给NAND单元的被选中的存储器晶体管的控制栅极加上写入电压Vpgm进行写入，给其两邻的非被选存储器晶体管的控制栅极加上Vss。在该写入动作中，在选中从位线BL一侧算起的第2号存储器晶体管时，给从位线BL一侧算起的第1号和第3号以后的非被选存储器晶体管的控制栅极加上中间电压。

主权项

1.一种具有NAND单元的非易失性半导体存储装置，所述NAND单元由多个使电荷存储层和控制栅极进行了叠层的存储器晶体管串联连接而成，其一端通过第1选择栅极晶体管连接到位线，另一端通过第2选择栅极晶体管连接到公用源极线，所述非易失性半导体存储装置具有给NAND单元中被选中的存储器晶体管的控制栅极施加写入电压并且给其两邻的非被选的存储器晶体管的控制栅极施加基准电压，从而对被选中的存储器晶体管进行数据写入的数据写入模式，其特征在于：所述非易失性半导体存储装置具备电压施加电路，该电压施加电路如下构成，即，在上述数据写入模式中，在从位线一侧算起的第2号存储器晶体管被选中时，给该第2号存储器晶体管的控制栅极施加写入电压，给从位线一侧算起的第3号非被选存储器晶体管的控制栅极施加基准电压，给从位线一侧算起的第1号非被选存储器晶体管的控制栅极施加比上述写入电压低且比上述基准电压高的第1中间电压，给剩余的非被选存储器晶体管中的至少一个非被选存储器晶体管的控制栅极施加比上述写入电压低、比上述基准电压高且比上述第1中间电压高的第2中间电压。