| 主权项 |
1.一种薄膜电晶体阵列基板的制造方法,包括: 提供一基板,具有一画素区与一焊垫区,该画素区 上至少配置有多数条扫描配线、多数条资料配线 与多数个具有一闸极、一源极以及一汲极之薄膜 电晶体,且该焊垫区上至少配置有多数个焊垫; 在该基板上方形成一保护层; 在该保护层上形成一平坦层,该平坦层具有多数个 第一开口与多数个第二开口,该些第一开口系位于 该些汲极上方,该些第二开口系位于该些焊垫上方 ,其中位于该画素区之该平坦层具有一第一厚度, 而位于该焊垫区之该平坦层具有一第二厚度,且该 第一厚度系大于该第二厚度; 以该平坦层为罩幕,移除该些第一开口以及该些第 二开口所暴露出之材料层,直到暴露出该些汲极与 该些焊垫;以及 在该平坦层上形成多数个画素电极以及多数个电 极材料层,其中该些画素电极系与该些汲极电性连 接,而该些电极材料层系与该些焊垫电性连接。 2.如申请专利范围第1项所述之薄膜电晶体阵列基 板的制造方法,其中在移除该些第一开口与该些第 二开口所暴露出之材料层前,该平坦层之该第一厚 度系介于2~6微米,该平坦层之该第二厚度系介于0.3 ~1.4微米。 3.如申请专利范围第1项所述之薄膜电晶体阵列基 板的制造方法,其中在移除该些第一开口与该些第 二开口所暴露出之材料层后,该平坦层之该第二厚 度系小于0.8微米。 4.如申请专利范围第1项所述之薄膜电晶体阵列基 板的制造方法,其中形成该平坦层的方法包括: 形成一感光型介电层;以及 使用一半调式光罩对该感光型介电层进行一次曝 光制程。 5.如申请专利范围第4项所述之薄膜电晶体阵列基 板的制造方法,其中该半调式光罩为条纹状半调式 光罩、网状半调式光罩或点状半调式光罩。 6.如申请专利范围第1项所述之薄膜电晶体阵列基 板的制造方法,其中形成该平坦层的方法包括: 形成一介电层; 形成一图案化光阻层于该介电层上,该图案化光阻 层具有多数个第三开口与多数个第四开口,该些第 三开口系位于该些汲极上方,该些第四开口系位于 该些焊垫上方,其中位于该画素区之该图案化光阻 层具有一第三厚度,而位于该焊垫区之该图案化光 阻层具有一第四厚度,且该第三厚度系大于该第四 厚度; 以该图案化光阻层为罩幕,移除未被该图案化光阻 层所覆盖之该介电层,以形成该平坦层;以及 移除该图案化光阻层。 7.如申请专利范围第6项所述之薄膜电晶体阵列基 板的制造方法,其中该图案化光阻层的形成方法包 括: 形成一光阻材料层于该介电层上;以及 使用一半调式光罩对该光阻材料层进行一次曝光 制程,以形成该图案化光阻层。 8.如申请专利范围第7项所述之薄膜电晶体阵列基 板的制造方法,其中该半调式光罩为条纹状半调式 光罩、网状半调式光罩或点状半调式光罩。 9.如申请专利范围第8项所述之薄膜电晶体阵列基 板的制造方法,其中该图案化光阻层的形成方法包 括: 形成一光阻材料层于该介电层上;以及 对该光阻材料层进行多数次曝光制程,以形成该图 案化光阻层。 10.如申请专利范围第1项所述之薄膜电晶体阵列基 板的制造方法,其中形成该平坦层的方法包括: 形成一感光型介电层;以及 对该感光型介电层进行多数次曝光制程,以形成该 平坦层。 11.一种薄膜电晶体阵列基板的制造方法,包括: 提供一基板,该基板具有一画素区与一焊垫区; 在该画素区上形成多数条扫描配线与多数个闸极, 且在该焊垫区形成多数个第一焊垫,该些闸极与该 些第一焊垫系分别电性连接至该些扫描配线; 在该基板上形成一闸介电层,覆盖住该些扫描配线 与该些闸极; 在该闸介电层上形成多数个通道层,该些通道层之 位置系对应于该些闸极之位置; 在每一该些通道层上形成一源极与一汲极,在该画 素区形成多数条资料配线,且在该焊垫区中形成多 数个第二焊垫,该些源极与该些第二焊垫系分别电 性连接至该些资料配线,而该些闸极、该些通道层 、该些源极与该些汲极系构成多数个薄膜电晶体; 在该基板上方形成一保护层; 在该保护层上形成一平坦层,该平坦层具有多数个 第一开口与多数个第二开口,该些第一开口系位于 该些汲极上方,该些第二开口系位于该些第一焊垫 与该些第二焊垫上方,其中位于该画素区之该平坦 层具有一第一厚度,而位于该焊垫区之该平坦层具 有一第二厚度,且该第一厚度系大于该第二厚度; 以该平坦层为罩幕,移除该些第一开口与该些第二 开口所暴露出之材料层,直到暴露出该些汲极、该 些第一焊垫与该些第二焊垫;以及 在该平坦层上形成多数个画素电极以及多数个电 极材料层,其中该些汲极系与该些画素电极电性连 接,该些电极材料层系与该些第一焊垫以及该些第 二焊垫电性连接。 12.如申请专利范围第11项所述之薄膜电晶体阵列 基板的制造方法,其中在移除该些第一开口与该些 第二开口所暴露出之材料层前,该平坦层之该第一 厚度系介于2~6微米,该平坦层之该第二厚度系介于 0.3~1.4微米。 13.如申请专利范围第11项所述之薄膜电晶体阵列 基板的制造方法,其中在移除该些第一开口与该些 第二开口所暴露之材料层后,该平坦层之该第二厚 度系小于0.8微米。 14.如申请专利范围第11项所述之薄膜电晶体阵列 基板的制造方法,其中形成该平坦层的方法包括: 形成一感光型介电层;以及 使用一半调式光罩对该感光型介电层进行一次曝 光制程。 15.如申请专利范围第14项所述之薄膜电晶体阵列 基板的制造方法,其中该半调式光罩为条纹状半调 式光罩、网状半调式光罩或点状半调式光罩。 16.如申请专利范围第11项所述之薄膜电晶体阵列 基板的制造方法,其中形成该平坦层的方法包括: 形成一介电层; 形成一图案化光阻层于该介电层上,该图案化光阻 层具有多数个第三开口与多数个第四开口,该些第 三开口系位于该些汲极上方,该些第四开口系位于 该些第一焊垫与该些第二焊垫上方,其中位于该画 素区之该图案化光阻层具有一第三厚度,而位于该 焊垫区之该图案化光阻层具有一第四厚度,且该第 三厚度系大于该第四厚度; 以该图案化光阻层为罩幕,移除未被该图案化光阻 层所覆盖之该介电层,以形成该平坦层;以及 移除该图案化光阻层。 17.如申请专利范围第16项所述之薄膜电晶体阵列 基板的制造方法,其中该图案化光阻层的形成方法 包括: 形成一光阻材料层于该介电层上;以及 使用一半调式光罩对该光阻材料层进行一次曝光 制程,以形成该图案化光阻层。 18.如申请专利范围第17项所述之薄膜电晶体阵列 基板的制造方法,其中该半调式光罩为条纹状半调 式光罩、网状半调式光罩或点状半调式光罩。 19.如申请专利范围第18项所述之薄膜电晶体阵列 基板的制造方法,其中该图案化光阻层的形成方法 包括: 形成一光阻材料层于该介电层上;以及 对该光阻材料层进行多数次曝光制程,以形成该图 案化光阻层。 20.如申请专利范围第11项所述之薄膜电晶体阵列 基板的制造方法,其中形成该平坦层的方法包括: 形成一感光型介电层;以及 对该感光型介电层进行多数次曝光制程,以形成该 平坦层。 图式简单说明: 第1图绘示为一习知薄膜电晶体阵列基板之上视示 意图。 第2A图至第2E图绘示为第1图中由Ⅰ-Ⅰ'之制程的剖 面示意图。 第3图绘示为根据本发明较佳实施例之薄膜电晶体 阵列基板的上视示意图。 第4A图至第4F图绘示为第3图中由Ⅱ-Ⅱ'之制程的剖 面示意图。 第5A~5C图绘示为根据本发明较佳实施例之薄膜电 晶体阵列基板所使用之半调式光罩的示意图。 第6A~6B图绘示为进行两次曝光制程以形成平坦层 之流程剖面示意图。 第7A~7D图绘示为另一种形成如第4D图之平坦层的方 法之流程剖面示意图。 |
