设定集成内存测试模式电压供应之电路装置

摘要

一种设定用于一集成内存之一测试模式的一供应电压的电路装置系包括一电压产生器电路(3)，以用于产生一供应电压(VNWLL)，而施加至该内存的位线(BL1，BL2)，接着，一控制电路(4)系藉由用于辨识一测试模式的一测试模式信号(TM)而加以驱动，且其系被连接至该电压产生器电路(3)，而该控制电路系使得该供应电压(VNWLL)能够在该测试模式中被施加至该等位线(BL1，BL2)的至少其中之一。该电压产生器电路(3)系会于该测试模式中产生一负供应电压数值(VNWLL)。此装置系使得藉由在字符线以及位线间的一足够高电压差异，即使是在小特征尺寸的例子中，而实行一预烧测试模式，并且同时符合相关于一骤回崩溃(snapback breakdown)的电压限制成为可能。

主权项

1.一种设定用于一集成内存之一测试模式的一供应电压的电路装置，其中，字符线(WL1，WL2)系被连接至该集成内存之该测试模式中的一正供应电压(VPP)，该电路装置系包括：-一电压产生器电路(3)，以用于产生一供应电压(VNWLL)，而施加至该集成内存的位线(BL1，BL2)；以及-一控制电路(4)，其系藉由用于辨识该集成内存之一测试模式的一测试模式信号(TM)而加以驱动，并且，其系被连接至该电压产生器电路(3)，而该控制电路系使得该供应电压(VNWLL)能够在该测试模式中被施加至该等位线(BL1，BL2)的至少其中之一，-其中，该电压产生器电路(3)系会于该测试模式中产生一负供应电压数值(VNWLL)。