发明名称 时钟倍增电路
摘要 提供一种不使用模拟器件而根据参考时钟产生具有稳定频率的倍增时钟的时钟倍增电路。上述时钟倍增电路包括:一环形振荡器,在大于倍增时钟频率的频率进行振荡;一参考时钟计数器,通过环形振荡器的输出时钟来对参考时钟的采样输出进行计数,以获得参考时钟的半周期的计数值;一倍增时钟计数器,在将通过用所获得的参考时钟的半周期的计数值除以外部给出的倍增因数而获得的值定义为倍增计数值的情况中,每次倍增时钟计数器对环形振荡器的输出时钟计数倍增计数值时,对倍增时钟输出进行反相;以及一开锁检测电路;其中,每次倍增时钟计数器计数倍增计数值时,就产生一个计数结束脉冲,并且在参考时钟的周期内计数结束脉冲未被检测到时,开锁检测电路确定一个开锁的检测,以及根据开锁的检测来重新启动环形振荡器。
申请公布号 CN1198190C 申请公布日期 2005.04.20
申请号 CN03133042.8 申请日期 2003.07.23
申请人 松下电器产业株式会社 发明人 阿万典久
分类号 G06F1/04 主分类号 G06F1/04
代理机构 北京市柳沈律师事务所 代理人 吕晓章;马莹
主权项 1.一种时钟倍增电路,其根据参考时钟输出具有外部给出的倍增因数的频率的倍增时钟,包括:一环形振荡器,在大于所述倍增时钟频率的频率进行振荡;一参考时钟计数器,通过环形振荡器的输出时钟来对参考时钟的采样输出进行计数,以获得参考时钟的半周期的计数值;一倍增时钟计数器,在将通过用所述参考时钟的半周期的计数值除以所述倍增因数而获得的值定义为倍增计数值的情况中,每次所述倍增时钟计数器对所述环形振荡器的输出时钟计数所述倍增计数值时,对所述倍增时钟输出进行反相;以及一开锁检测电路;其中,每次所述倍增时钟计数器计数所述倍增计数值时,就产生一个计数结束脉冲,并且在所述参考时钟的周期内所述计数结束脉冲未被检测到时,所述开锁检测电路确定一个开锁的检测,以及根据所述开锁的检测来重新启动所述环形振荡器。
地址 日本大阪府