| 发明名称 | 改善阻障层的覆盖均匀性的内连线 | ||
| 摘要 | 本实用新型为一种改善阻障层的覆盖均匀性的内连线，包括：一半导体基底；一介电层，形成于该半导体基底上，其中该介电层具有一沟槽，且该沟槽露出于该半导体基底表面；以及，一阻障层，形成于该沟槽的侧壁及底部，其中该阻障层具有一大体均匀的厚度，且该均匀的厚度藉由一再溅击制程形成，从而克服了现有技术的缺陷，导电插塞与金属层可有效连接，避免介电层上方及下方的金属层导电不良的问题；同时，可有效避免金属层构成的导电插塞的金属扩散至介电层当中，进而达到提高产品可靠度的目的。 | ||
| 申请公布号 | CN2692839Y | 申请公布日期 | 2005.04.13 |
| 申请号 | CN200420049598.5 | 申请日期 | 2004.04.22 |
| 申请人 | 台湾积体电路制造股份有限公司 | 发明人 | 黄震麟;谢静华;眭晓林 |
| 分类号 | H01L23/52 | 主分类号 | H01L23/52 |
| 代理机构 | 北京三友知识产权代理有限公司 | 代理人 | 董惠石 |
| 主权项 | 1.一种改善阻障层的覆盖均匀性的内连线，其特征在于，所述内连线包括：一半导体基底；一介电层，形成于该半导体基底上，其中该介电层具有一沟槽，且该沟槽露出于该半导体基底表面；及一阻障层，形成于该沟槽的侧壁及底部，其中该阻障层具有一由再溅击制程形成的大体均匀的厚度。 | ||
| 地址 | 台湾省新竹科学工业园区 | ||