发明名称 | 半导体器件、半导体器件的布线方法及制造方法 | ||
摘要 | 一种半导体器件的布线方法包括步骤(a)至(c)。步骤(a)检查将被布线的第一互连图形(11)和将被布线的第二互连图形(15)之间的关系,其中第二互连图形(15)的线宽比第一互连图形(11)的线宽更厚。步骤(b)当在相同的层中布线第一互连图形(11)和第二互连图形(15)并彼此连接时,参考对应于第一互连图形(11)和第二互连图形(15)之间连接的设计规则的布线规则。步骤(c)布线第一互连图形(11)和第二互连(15),以便在基于布线规则定义的区域(17)中第一互连(11)不弯曲。 | ||
申请公布号 | CN1606012A | 申请公布日期 | 2005.04.13 |
申请号 | CN200410083533.7 | 申请日期 | 2004.10.09 |
申请人 | 恩益禧电子股份有限公司 | 发明人 | 大重慎一郎 |
分类号 | G06F17/50 | 主分类号 | G06F17/50 |
代理机构 | 中原信达知识产权代理有限责任公司 | 代理人 | 穆德骏;陆弋 |
主权项 | 1、一种半导体器件的布线方法,包括:(a)检查将被布线的第一互连图形和将被布线的第二互连图形之间的关系,其中所述第二互连图形的线宽比所述第一互连图形的线宽厚;(b)当在相同的层中布线所述第一互连图形和所述第二互连图形并彼此连接时,参考对应于所述第一互连图形和所述第二互连图形之间连接的设计规则的布线规则;以及(c)布线所述第一互连图形和所述第二互连,以便在基于所述布线规则定义的区域中所述第一互连不弯曲。 | ||
地址 | 日本神奈川 |