| 主权项 |
1.一种用于处理系统管理岔断之装置,包括:整合系统管理记忆体区域;以及系统管理岔断位址解码单元,以回应藉由处理器确立之系统管理岔断确认讯号而由该整合系统管理记忆体区域提取指令,该系统管理岔断位址解码单元无论由该处理器接收之系统管理岔断位址为何均由该整合系统管理记忆体区域提取指令。2.如申请专利范围第1项之装置,其中该系统管理岔断位址解码单元闩锁由该处理器接收之系统管理岔断位址。3.如申请专利范围第2项之装置,其中该系统管理岔断位址为接着系统管理岔断确认讯号之确立藉由该处理器接收之第一位址。4.如申请专利范围第3项之装置,其中该系统管理岔断位址解码单元包含比较单元以比较由该处理器接收之复数位址与闩锁之系统管理岔断位址。5.如申请专利范围第4项之装置,其中该系统管理岔断位址解码单元回应该比较单元发现介于该闩锁之系统管理岔断位址与由该处理器接收之复数位址之一位址之间之匹配而提取储存在系统主记忆体之系统管理岔断处置器指令。6.如申请专利范围第5项之装置,其中储存在系统主记忆体之该系统管理岔断处置器指令为基本输出入系统(BIOS)之部分。7.如申请专利范围第6项之装置,其中该整合系统管理记忆体区域大小为至少128位元组。8.一种用于处理系统管理岔断之方法,包括:由处理器接收系统管理岔断确认讯号;以及回应该系统管理岔断确认讯号而由记忆体控制器之整合系统管理记忆体提取多个系统管理岔断处置器指令。9.如申请专利范围第8项之方法,其中由整合系统管理记忆体提取复数系统管理岔断处置器指令包含无论藉由该处理器指示之系统管理记忆体位址为何而由整合系统管理记忆体提取系统管理岔断处置器指令。10.如申请专利范围第9项之方法,尚包括闩锁藉由该处理器指示之系统管理记忆体位址。11.如申请专利范围第10项之方法,其中闩锁该系统管理记忆体位址包含接着接收该系统管理岔断确认讯号而闩锁藉由该处理器递送之第一位址。12.如申请专利范围第11项之方法,尚包括比较由该处理器接收之复数位址与该闩锁位址。13.如申请专利范围第12项之方法,尚包括假使比较由该处理器接收之复数位址与该闩锁之位址结果造成匹配时,由系统主记忆体之一区段BIOS码提取复数系统管理岔断处置器指令。14.一种用于处理系统管理岔断之系统,包括:处理器;系统主记忆体;以及耦合于该处理器与该系统主记忆体之间之记忆体控制器,该记忆体控制器包含整合系统管理记忆体区域;以及系统管理岔断位址解码单元,以回应藉由该处理器确立之系统管理岔断确认讯号而由该整合系统管理记忆体区域提取指令,该系统管理岔断解码单元无论由该处理器接收之系统管理岔断位址为何均由该整合系统管理记忆体区域提取指令。15.如申请专利范围第14项之系统,其中该系统管理岔断位址解码单元闩锁由该处理器接收之系统管理岔断位址。16.如申请专利范围第15项之系统,其中该系统管理岔断位址为接着系统管理岔断确认讯号之确立藉由该处理器接收之第一位址。17.如申请专利范围第16项之系统,其中该系统管理岔断位址解码单元包含比较单元以比较由该处理器接收之复数位址与闩锁之系统管理岔断位址。18.如申请专利范围第17项之系统,其中该系统管理岔断位址解码单元回应该比较单元发现介于该闩锁之系统管理岔断位址与由该处理器接收之复数位址之一位址之间之匹配而提取储存在系统主记忆体之系统管理岔断处置器指令。19.如申请专利范围第18项之系统,其中储存在系统主记忆体之该系统管理岔断处置器指令为基本输出入系统(BIOS)之部分。20.如申请专利范围第19项之系统,其中该整合系统管理记忆体区域大小为至少128位元组。图式简单说明:图1为包含如本发明制作之记忆体控制器之一具体实施例之电脑系统方块图;图2为使用整合系统管理记忆体区域之方法之具体实施例流程图;以及图3为使用整合至记忆体控制器之系统管理记忆体之另一方法之具体实施例流程图。 |
