| 发明名称 | 半导体器件的制造方法 | ||
| 摘要 | 一种半导体器件的制造方法，该方法能形成适用于超高集成度半导体器件的优良接触插塞。该方法包括在硅衬底(21)上形成绝缘膜(29)的阶段、在上述绝缘膜内形成接触孔(28)的阶段、在上述接触孔的侧面形成氮化膜(27)的阶段、以及在包括上述氮化膜的接触孔内形成选择性导电性插塞(31)的阶段。 | ||
| 申请公布号 | CN1196188C | 申请公布日期 | 2005.04.06 |
| 申请号 | CN01145797.X | 申请日期 | 2001.12.31 |
| 申请人 | 海力士半导体有限公司 | 发明人 | 郑又硕 |
| 分类号 | H01L21/768;H01L21/285;H01L21/31;H01L21/3205;H01L21/311 | 主分类号 | H01L21/768 |
| 代理机构 | 北京市柳沈律师事务所 | 代理人 | 杨梧;马高平 |
| 主权项 | 1、一种半导体器件的制造方法，包括：在硅衬底上形成绝缘膜的阶段、在上述绝缘膜内形成接触孔的阶段、在上述的接触孔的侧面形成氮化膜的阶段、在包括上述氮化膜的接触孔内选择性形成导电插塞的阶段，在形成上述绝缘膜的前面阶段还包括在上述的硅衬底上形成栅极结构的阶段、在上述栅极结构前面形成绝缘膜隔离墙的阶段、在位于上述栅极结构的上面侧的绝缘膜隔离墙部分上形成氧化膜的阶段，在位于上述栅极结构上面侧的绝缘膜隔离墙部分上形成氧化膜的阶段还包括：在包括上述绝缘膜隔离墙的整体结构上面形成氧化膜的阶段、通过湿式刻蚀工序有选择的除去上述氧化膜仅保留在位于上述栅极结构上面侧的绝缘膜隔离墙部分上的氧化膜的阶段。 | ||
| 地址 | 韩国京畿道 | ||