| 主权项 |
1.一种具有时脉产生电路之控制晶片,系耦接至一时脉缓冲器,该控制晶片包括:一时脉产生电路,用以产生一参考时脉;一第一驱动器,耦接该时脉产生电路,用以接收该参考时脉,并经控制晶片之一第一脚位驱动输出一第一已延迟参考时脉;一第二驱动器,用以经控制晶片之一第二脚位接收该第一已延迟参考时脉或该时脉缓冲器输出之一已延迟参考时脉其中之一,并驱动输出一第二已延迟参考时脉;以及一逻辑电路,耦接该第二驱动器之输出端,以依据该第二驱动器驱动输出之该第二已延迟参考时脉来操作,其中,该第二驱动器之输入时脉系由该时脉缓冲器对该第一已延迟参考时脉作延迟所得到或由第一已延迟参考时脉得到。2.如申请专利范围第1项所述之具有时脉产生电路之控制晶片,其中该逻辑电路为乙太网路交换器控制电路。3.如申请专利范围第1项所述之具有时脉产生电路之控制晶片,其中该逻辑电路为乙太网路实体层控制电路。4.一种具有时脉产生电路之控制晶片,包括:一时脉产生电路,用以产生一参考时脉;一第一驱动器,耦接该时脉产生电路,用以接收该参考时脉,并经控制晶片之一脚位驱动输出一第一已延迟参考时脉;一第二驱动器,用以经控制晶片之该脚位接收该第一已延迟参考时脉或该时脉缓冲器输出之一已延迟参考时脉其中之一,并驱动输出一第二已延迟参考时脉;以及一逻辑电路,耦接该第二驱动器之输出端,以依据该第二驱动器驱动输出之该第二已延迟参考时脉来操作,其中,该第二驱动器之输入时脉系由该时脉缓冲器对该第一已延迟参考时脉作延迟所得到或由第一已延迟参考时脉得到。5.如申请专利范围第4项所述之具有时脉产生电路之控制晶片,其中该逻辑电路为乙太网路交换器控制电路。6.如申请专利范围第4项所述之具有时脉产生电路之控制晶片,其中该逻辑电路为乙太网路实体层控制电路。图式简单说明:第1图系显示一种习知之交换器电路时脉连接示意图;第2图系显示另一种习知之交换器电路时脉连接示意图;第3图系显示根据本发明第一实施例之交换器电路时脉连接示意图;以及第4图系显示根据本发明第二实施例之交换器电路时脉连接示意图。 |
