发明名称 电子元件之制造方法,半导体装置之制造方法
摘要 〔课题〕目的在于提供一种,介由层间绝缘膜积层之配线间之寄生电容减少时所产生之不良情况可以被消除,且构成简单、高信赖性之电子元件。〔解决手段〕本发明之电子元件,具有:形成于玻璃基板10上之半导体层22,形成于该半导体层22上之闸极绝缘膜31,形成于该闸极绝缘膜31上之特定图型之闸极32,覆盖该闸极32上而形成之层间绝缘膜33,及形成于该层间绝缘膜33上之源极36与汲极37,层间绝缘膜33系以氮浓度为2原子%以上之氮氧化矽为主成分之构成。
申请公布号 TW200511588 申请公布日期 2005.03.16
申请号 TW093116031 申请日期 2004.06.03
申请人 精工爱普生股份有限公司 发明人 工藤学;小原治
分类号 H01L29/786 主分类号 H01L29/786
代理机构 代理人 林志刚
主权项
地址 日本