非易失性半导体存储装置

摘要

提供一种可抑制成本增加的非易失性半导体存储装置。其特征在于包括：第一半导体基板，其中形成有由多个非易失性半导体存储单元构成的存储单元阵列、与上述存储单元阵列电连接的多个位线、与上述存储单元阵列电连接的多个字线、多个输入端子、以及多个传输门晶体管，每个上述传输门晶体管的一端分别与上述多个字线中的对应的一个电连接，其另一端分别与上述多个输入端子中的对应的一个电连接；以及第二半导体基板，其中形成有与上述第一半导体基板的上述多个输入端子电连接的输出端子、以及与这些输出端子电连接并用来控制上述字线的字线控制电路，且上述第二半导体基板层叠在上述第一半导体基板上。

主权项

1.一种半导体集成电路装置，其特征在于包括：第一半导体基板，其中形成有由多个非易失性半导体存储单元构成的存储单元阵列、与上述存储单元阵列电连接的多个位线、与上述存储单元阵列电连接的多个字线、多个输入端子、以及多个传输门晶体管，每个上述传输门晶体管的一端分别与上述多个字线中的对应的一个电连接，其另一端分别与上述多个输入端子中的对应的一个电连接；以及第二半导体基板，其中形成有与上述第一半导体基板的上述多个输入端子电连接的输出端子、以及与这些输出端子电连接并用来控制上述字线的字线控制电路，且上述第二半导体基板层叠在上述第一半导体基板上。