| 主权项 |
1.一种半导体装置,系使用介电常数≦3.0之一低介电常数膜作为一层间膜之半导体装置,其特征在于包括:一抑制机构部,系抑制该层间膜之膜剥离的不佳情形。2.如申请专利范围第1项所述之半导体装置,其特征在于:该抑制机构部,系设置构成为以部分的无该层间膜与该层间膜之一下层膜或一上层膜的一界面之区域的结构。3.如申请专利范围第2项所述之半导体装置,其特征在于:该抑制机构部,系至少配置于一晶片之一外周部的一补强图案。4.如申请专利范围第2项所述之半导体装置,其特征在于:该抑制机构部,系以连续之一补强图案围绕一晶片的一外周部。5.如申请专利范围第3项或第4项所述之半导体装置,其特征在于:该补强图案,系利用该半导体装置所具有之一配线层与一介层窗层的复数金属壁。6.如申请专利范围第3项或第4项所述之半导体装置,其特征在于:该补强图案,系以构成为具有与该半导体装置所有之两层以上的镶嵌构造之配线相同之一镶嵌构造。7.如申请专利范围第2项所述之半导体装置,其特征在于:该抑制机构部,系至少配置于一晶片之一角隅部的一补强图案。8.如申请专利范围第2项所述之半导体装置,其特征在于:该抑制机构部,系至少配置于一晶片之一外周部的一开口图案。9.如申请专利范围第2项所述之半导体装置,其特征在于:该抑制机构部,系以连续之一开口图案围绕一晶片的一外周部。10.如申请专利范围第2项所述之半导体装置,其特征在于:该抑制机构部,系至少配置于一晶片之一角隅部的一开口图案。11.如申请专利范围第11项所述之半导体装置,其特征在于:该补强图案,系至少配置于一晶圆之一切割部。12.如申请专利范围第11项所述之半导体装置,其特征在于:该补强图案,系利用该半导体所具有之一配线层及一介层窗层的一金属壁。13.如申请专利范围第11项所述之半导体装置,其特征在于:该补强图案,系使用与该半导体所具有之两层以上的镶嵌构造之配线相同的一配线材料加以形成。14.如申请专利范围第2项所述之半导体装置,其特征在于:该抑制机构部,系至少配置于一晶圆之一切割部的一开口图案。图式简单说明:第1A~1E图,系表示依照本发明之第一实施例的LSI晶片之一例。第2A~2E图,系表示依照本发明之第二实施例的在LSI晶片之补强图案的一例之平面图。第3A~3E图,系表示依照本发明之第二实施例的在LSI晶片之补强图案的其他例之平面图。第4图,系表示将依照第一实施例之补强图案与依照第二实施例之补强图案加以组合的场合之例的LSI晶片之平面图。第5A~5D图,系表示依照本发明之第三实施例之LSI晶片的一例之构成图。第6A~6E图,系表示依照本发明之第四实施例的在LSI晶片之补强图案的一例之平面图。第7A~7C图,系表示依照本发明之第四实施例的在LSI晶片之补强图案的其他例之平面图。第8图,系表示将依照第一实施例之补强图案与依照第四实施例之补强图案加以组合的场合之例的LSI晶片之平面图。第9图,系表示将依照第三实施例之补强图案与依照第四实施例之补强图案加以组合的场合之例的LSI晶片之平面图。第10A~10D图,系表示依照本发明之第五实施例的LSI晶片之一例的构成图。第11A~11C图,系表示依照本发明之第六实施例的LSI晶片之一例的构成图。第12图,系表示说明先前技术与其问题点之LSI晶片的断面图。第13图,系表示将LSI晶以切割程序加以切割前之晶圆的平面图。第14图,系表示对于说明由切割程序给与损伤之LSI的断面图。第15图,系表示LSI晶片之封装的例之断面图。第16A、16B图,系表示说明层间膜剥离之不佳情形的LSI晶片之构成图。 |
