| 主权项 |
1.一种半导体模压制法,系包括以下步骤:制备一承载有复数个半导体晶片之晶片承载件,并令该半导体晶片与该晶片承载件电性连接;进行一模压步骤,以于该晶片承载件上填充一封装胶体,并形成复数个分别包覆该半导体晶片的封装单元,同时,令至少一组相邻之二封装单元间形成由该封装胶体组成之至少一连接部;以及进行脱模步骤,以形成一半导体模压结构。2.如申请专利范围第1项之半导体模压制法,其中,该连接部系以该封装胶体填充于该模压步骤之模具中的预设连接通道而成形。3.如申请专利范围第1项之半导体模压制法,其中,相邻之封装单元间系形成有两相互间隔一距离的连接部。4.如申请专利范围第1项之半导体模压制法,其中,该连接部之形状系为长条状。5.如申请专利范围第1项之半导体模压制法,其中,该连接部之高度系低于该封装单元之高度。6.如申请专利范围第1项之半导体模压制法,其中,每一组相邻之二封装单元间均形成有该连接部,而各组间之封装单元间隔处则未形成有该连接部。7.如申请专利范围第1项之半导体模压制法,其中,所有相邻之封装单元间系均形成有该连接部。8.如申请专利范围第1项之半导体模压制法,其中,该晶片承载件系为薄型球栅阵列基板。9.如申请专利范围第1项之半导体模压制法,其中,于该晶片承载件上系形成有多条格栅状交错之预定裁切线,以由该等预定裁切线定义出每一封装单元。10.如申请专利范围第1项之半导体模压制法,其中,该半导体晶片系以焊线而与该晶片承载件电性连接。11.一种半导体模压结构,系包括:晶片承载件;复数个半导体晶片,系接置于该晶片承载件上并与其电性连接;封装胶体,系填充于该晶片承载件上,以形成复数个分别包覆该半导体晶片的封装单元;以及至少一连接部,系由该封装胶体所组成,并形成于至少一组相邻之二封装单元间。12.如申请专利范围第11项之半导体模压结构,其中,相邻之封装单元间系形成有两相互间隔一距离的连接部。13.如申请专利范围第11项之半导体模压结构,其中,该连接部之形状系为长条状。14.如申请专利范围第11项之半导体模压结构,其中,该连接部之高度系低于该封装单元之高度。15.如申请专利范围第11项之半导体模压结构,其中,每一组相邻之二封装单元间均形成有该连接部,而各组间之封装单元间隔处则未形成有该连接部。16.如申请专利范围第11项之半导体模压结构,其中,所有相邻之封装单元间系均形成有该连接部。17.如申请专利范围第11项之半导体模压结构,其中,该晶片承载件系为薄型球栅阵列基板。18.如申请专利范围第11项之半导体模压结构,其中,于该晶片承载件上系形成有多条格栅状交错之预定裁切线,以由该等预定裁切线定义出每一封装单元。19.如申请专利范围第11项之半导体模压结构,其中,该半导体晶片系以焊线而与该晶片承载件电性连接。图式简单说明:第1A及1B图系本发明所提出之半导体模压制法及其模压结构的较佳实施例示意图;第2图系第1B图所示之模压结构的上视图;第3A及3B图系本发明所提出之半导体模压制法及其模压结构的另一实施例示意图;第4图系第3B图所示之模压结构的上视图;第5图系球栅阵列半导体封装件之剖视图;第6图系习知基板之上视图;第7图系第6图所示之基板于模压制程后产生翘曲之剖视图;第8图系另一习知基板条片之上视图;第9图系第8图所示之基板于模压制程后之剖视图;以及第10图为第8图所示之基板于模压制程后产生弯曲变形之剖视图。 |
